Ces dernières années, l’écosystème autour de RISC-V et du open hardware s’est considérablement développé en France, avec l’implication d’acteurs industriels majeurs tels que Greenwaves, Thales, Dolphin, Bosch, Kalray et SiPearl. Parallèlement, l’intérêt académique pour l’architecture RISC-V s’est accru dans l’enseignement supérieur. En Europe, l'architecture RISC-V fait partie des axes stratégiques du Chips Act, dans le cadre de l’Agenda stratégique de recherche et d’innovation pour la filière des composants et systèmes électroniques.
Pour accompagner cette dynamique et encourager les synergies entre industrie et monde académique, le concours RISC-V a été lancé à l’initiative de Thales, avec le soutien du GDR SoC2 et du GIP CNFM, la coordination nationale pour la formation en microélectronique. L’objectif principal est de motiver les étudiants à approfondir leurs connaissances en architecture des processeurs, à partir du jeu d’instructions RISC-V. Ce concours vise également à élargir l’adoption de RISC-V dans le monde académique, contribuant ainsi à renforcer la communauté open hardware en France.
Chaque année, un kit de développement open-source, basé sur le cœur CV32A6 (variante 32 bits de la famille CVA6), est mis à disposition par Thales au mois de novembre. Les étudiants disposent ensuite de six mois pour concevoir une solution au défi proposé, celui-ci changeant tous les ans. Pour chaque édition, un critère objectif (nombre de cycle nécessaire à l'exécution d'une opération, nombre d'attaques parées) est utilisé afin de classer les résultats des équipes
Les deux meilleures équipes reçoivent une distinction et un prix lors de la cérémonie organisée pendant le colloque annuel du GDR SoC2. Les équipes doivent être inscrites par leurs universités et encadrées par un professeur. Dans certaines universités, le concours est intégré aux heures de travaux dirigés du cursus ; ailleurs, les étudiants y participent sur leur temps libre.
