

Rapport d'activité 2019-2020
du
Groupement de Recherche en

System On Chip, Systèmes embarqués et Objets Connectés
(SoC²)

GdR - 2995

<http://www.gdr-soc.cnrs.fr/>

Directeur : Ian O'CONNOR
PRCE : Ecole Centrale de Lyon – INL
ian.oconnor@ec-lyon.fr
Tél : 04 72 18 60 54 ; Fax : 04 78 43 35 93

Directrice adjointe : Cristell MANEUX
PR1 : Université de Bordeaux - IMS
cristell.maneux@ims-bordeaux.fr
Tél : 05 40 00 28 58 ; Fax : 05 56 37 15 45

Directeur adjoint : Sébastien PILLEMENT
PR2 : Ecole Polytechnique de l'Université de Nantes - IETR
sebastien.pillement@univ-nantes.fr
Tél : 02 40 68 30 64 ; Fax : 02 40 68 32 33

Sous-Directeur : Patrick GIRARD
DR1 CNRS : LIRMM – CNRS
patrick.girard@lirmm.fr
Tél : 04 67 41 86 29 ; Fax : 04 67 41 85 00

Novembre 2020

Résumé analytique

Le GdR SoC² regroupe 67 laboratoires en France (dont 19 ayant adhéré depuis le renouvellement en 2018), principalement des UMR CNRS, 4 organismes externes, et plus de 800 permanents (membres d'UMR ou EA INSIS et INS2I - chercheurs CNRS sections 7 et 8, enseignants-chercheurs sections 27, 61 et 63 du CNU, enseignants-chercheurs rattachés à des écoles d'ingénieur privées, membres des EPI-INRIA).

Les objectifs de ce Groupement de Recherche sont d'étudier et de proposer de nouvelles approches pour la conception et la validation des systèmes embarqués pour les objets connectés. S'appuyant sur des systèmes intégrés complexes intégrant plusieurs milliards de dispositifs élémentaires sur une puce de silicium (SoC) ou utilisant de nouvelles approches intégratives (en trois dimensions par exemple), ces systèmes requièrent un large panel de recherches pluri-disciplinaires.

Le GdR est structuré en 3 axes thématiques (Calcul Embarqué Haute Performance, Frontières et interfaces cyber-physiques, Sécurité et intégrité des systèmes, Objets connectés, Technologies du futur, Méthodes et outils, IA et systèmes embarqués).

Après la consolidation de la restructuration du GdR en 2018 et la nomination d'une présidente du comité d'animation, l'année 2019 a permis d'atteindre une vitesse de croisière en matière d'animation avec 16 Journées Thématiques scientifiques (souvent en interaction avec d'autres instances – GdR, sections IEEE, Labex, IRT), 1 école thématique, 1 colloque et un thème de l'année portant sur l'IA et SOC². L'année 2020 a été bien évidemment fortement perturbée par la crise sanitaire liée à la pandémie COVID-19 avec 12 Journées Thématiques scientifiques et le report du colloque en 2021, mais les actions d'animation (incluant un thème de l'année portant sur "Sustainable SOC") ont poursuivi en mode distanciel et l'animation s'ajuste à ces nouvelles contraintes. Le bilan des actions d'animation est positif et est résumé en sections 1 et 2.

L'équipe de direction a souhaité également ouvrir plusieurs chantiers (Colloques, Partenariat / Club des Partenaires, Communication, Conjoncture, LPPR, Prospective) pour aider la communauté scientifique du GdR à se structurer et à se positionner dans un paysage scientifique et technologique concurrentiel tant à l'échelle nationale qu'à l'échelle européenne. Un résumé de ces actions est donné en section 3.

Enfin, le bilan financier est donné en section 4 pour 2019 et en section 5 pour 2020.

RESUME ANALYTIQUE	2
1. BILAN D'ANIMATION 2019	5
1.1. REUNIONS DU COMITE D'ANIMATION.....	5
1.2. ACTIONS D'ANIMATION.....	5
1.3. THEME DE L'ANNEE.....	6
2. BILAN D'ANIMATION 2020	8
2.1. REUNIONS DU COMITE D'ANIMATION.....	8
2.2. ACTIONS D'ANIMATION.....	8
2.3. THEME DE L'ANNEE.....	9
3. GOUVERNANCE ET PILOTAGE	11
3.1. COLLOQUES 2019 ET 2020	11
3.2. PARTENARIAT / CLUB DES PARTENAIRES	12
3.3. COMMUNICATION.....	14
3.4. CONJONCTURE.....	14
3.5. LPPR	15
3.6. RAPPORT PROSPECTIVE.....	15
4. BILAN FINANCIER 2019	16
5. BILAN FINANCIER 2020	17
6. ANNEXES	18
6.1. COMPOSITION DES COMITES	19
A. COMITE D'ANIMATION	19
B. COMITE STRATEGIQUE.....	21
C. COMITE DE SUIVI	21
D. CLUB DES PARTENAIRES	22
6.2. PROGRAMME DU COLLOQUE 2019 (MONTPELLIER, 19-21 JUIN 2019).....	23
6.3. BILAN – THEME DE L'ANNEE 2019 "IA ET SOC ² "	24
A. PRESENTATION BILAN A LA REUNION DES COMITES STRATEGIQUE ET D'ANIMATION (6 FEVRIER 2020).....	24
B. CARTOGRAPHIE DES FORCES ACTIVES DANS LE DOMAINE IA DES LABORATOIRES MEMBRES DU GDR SOC ²	25
6.4. PREVISIONS – THEME DE L'ANNEE 2020 "SUSTAINABLE SOC"	28
6.5. BILAN – CHANTIER COMMUNICATION	29
6.6. PARTENARIAT.....	30
A. FLYER POUR LE CLUB DES PARTENAIRES.....	30
B. CARTOGRAPHIE DU GDR SOC ²	31

C. INITIATIVE MICROÉLECTRONIQUE: GT1 PRESENTATION "DESIGN, ARCHITECTURES, SOFTWARE, EMBEDDED SYSTEMS", WORKSHOP CNRS-STMICROELECTRONICS, JULY 9 TH 2019, ST GRENOBLE.....	32
D. PRE-ANNONCE HACKATHON DU 1ER CONCOURS NATIONAL RISC-V (THALES – GDR SOC ² – CNFM)	33
6.7. CONTRIBUTION DU GDR SOC² AUX REFLEXIONS SUR LA PROPOSITION DE LPPR.....	34
A. SYNTHÈSE DES PROPOSITIONS DU GDR SOC ²	34
B. RESTITUTION DES REFLEXIONS DU GDR SOC ² SUR LA PROPOSITION LPPR	35
6.8. CONTRIBUTION DU GDR SOC² AU RAPPORT DE CONJONCTURE DU CNRS.....	36
A. SECTION 07	36
B. SECTION 08	37
6.9. PRÉPARATION DU GDR SOC² AU RAPPORT DE PROSPECTIVE (REUNION DU 24/11/2020).....	38
6.10. MEMBRES DU GDR.....	39
A. LABORATOIRES MEMBRES DEPUIS LE RENOUVELLEMENT EN 2018.....	39
B. LABORATOIRES ADHERENTS DEPUIS LE RENOUVELLEMENT EN 2018.....	48
C. ORGANISMES ADHERENTS	50

1. Bilan d'animation 2019

1.1. Réunions du comité d'animation

Date	Ordre du jour	Lieu
14/1/2019	Rapport d'activité ; Rapport de conjoncture ; Animation – Bilan des actions 2018 et du thème de l'année "Near Sensor Computing" – Prévisions 2019 et organisation du thème de l'année "Machine Learning + SOC2" ; Chantiers en cours – organisation du colloque 2019 – communication – partenariats ; points divers	Paris
20/6/2019	Budget 2019 ; Chantier partenaires ; Chantier communication ; Conjoncture + LPRR ; Plan d'animation ; Thème de l'année 2020 ; Colloque 2020	Montpellier

1.2. Actions d'animation

Sur l'année 2019, le GdR a organisé 16 Journées Thématiques scientifiques (souvent en interaction avec d'autres instances – GdR, sections IEEE, Labex, IRT), a soutenu 1 école thématique, et a organisé 1 colloque.

Date	Animations	Organisateurs	Lieu
14-16/3/2019	Open Source Hardware	Axe Méthodologies et Outils, conjoint avec Free Silicon Conference	Paris
01/04/2019	Systèmes Embarqués et Objets Communicants: Architectures matérielles et réseaux	Axe Objets Connectés, GdR RSD	Paris
05/04/2019	Architectures de calcul pour le Machine Learning	Axes Calcul Embarqué Haute Performance, Thème de l'année 2019 - Machine Learning et SOC ² , GdR ISIS	Paris
08/04/2019	Interconnexions sur puce	Axe Technologies du futur	Lyon
15/05/2019	Outils de simulation - prototypage virtuel des systèmes	Axe Méthodologies et Outils	Paris
16/05/2019	Sécurité, fiabilité et test dans l'ère de l'IA	Axes Sécurité et intégrité de systèmes, Thème de l'année 2019 - Machine Learning et SOC ²	Paris
22/05/2019	Outils, technologies et composants pour l'IA	Axe Thème de l'année 2019 - Machine Learning et SOC ² , GdR BioComp, GdR ISIS	Paris
19-21/06/2019	14 ^{ème} Colloque du GdR SOC ²	LIRMM (P. Girard, A. Virazel)	Montpellier
09/09/2019	Problématiques logicielles des systèmes intégrant des ENVM	Axe Calcul Embarqué Haute Performance, Labex CominLabs	Nantes
30/9/2019	Nouveaux dispositifs pour les smartflats (du smart flat à la smart city)	Axe Objets Connectés, Fondation MAIF	Visioconférence
03/10/2019	RISC-V et systèmes embarqués	Axe Calcul Embarqué Haute Performance, IRT Saint-Exupéry	Paris
10/10/2019	Challenges and trends in smart instrumentation and measurement	Axe Frontières et interfaces CPS, IEEE I&M France	Nancy
10/10/2019	Bio-dispositifs et modélisation	Axe Objets Connectés, GdR Réparer l'humain	Paris
18/11/2019	Integrated Circuits and Systems for Near-sensor computing	Axe Frontières et interfaces CPS, IEEE-CAS France	Lille
27/11/2019	Le neuromorphique et le calcul quantique se rencontrent	Axe Technologies du futur, C2N, GdR BioComp, GdR IQFA	Paris
28/11/2019	Optimisation pour les systèmes intégrés	Axe Méthodologies et Outils, GdR RO	Paris
02/12/2029	Sustainability SOC	Axe Frontières et interfaces CPS, IEEE-CAS France	Bordeaux

1.3. Thème de l'année

La structuration thématique du GdR a conduit à la mise en place d'un "thème de l'année" suivant un schéma d'animation de type "étude de veille / émergence" comprenant l'organisation d'une première réunion sur les objectifs de l'étude et l'identification des orateurs, d'un nombre réduit de journées thématiques focalisées et d'un Barcamp de synthèse sur un sujet prospectif, exploratoire et rassemblant plusieurs acteurs des différents axes.

En 2019, le thème de l'année s'est porté sur l'"Intelligence artificielle et SOC²". En effet, l'Intelligence Artificielle est l'une des sciences qui marquera le plus profondément ce siècle, l'humanité progressant à pas de géants dans ce domaine. Les progrès incessants en apprentissage statistique par exemple catalysent et ouvrent des perspectives nouvelles dans tous les champs disciplinaires comme les sciences humaines et sociales, la biologie, l'environnement, la médecine etc. L'avènement de l'IA telle qu'on la connaît aujourd'hui mais également les progrès ininterrompus en apprentissage sont intimement liés à la disponibilité d'architectures de calcul toujours plus performantes. Travailler sur des technologies de rupture permettant l'augmentation sensible de l'efficacité énergétique de l'implantation de tels algorithmes constitue un défi de premier plan non seulement pour des applications embarquées mais également dans le but de réduire l'empreinte carbone préoccupante de ces technologies. Au-delà des aspects architectures matérielles et logicielles, l'ensemble des thèmes du GdR SOC² témoignent des bouleversements profonds induits par l'IA, au niveau par exemple des méthodologies exploitant l'IA, des systèmes cyber physiques, de la sécurité, des technologies émergentes pour le neuromorphique, etc.

Le thème de l'année 2019 a abordé cette question avec pour point de départ une consultation large qui a permis de cartographier les recherches réalisées à l'interface entre l'IA et les thématiques du GdR SOC². Sur cette base un plan d'animation a été établi, laissant une large part à des interventions extérieures vouées à sensibiliser et ouvrir de nouvelles perspectives de recherche.

Les organisateurs de ce thème ont été :

- François Berry, Institut Pascal / Université Clermont Auvergne, francois.berry@uca.fr
- Gilles Sassatelli, LIRMM / CNRS, sassatelli@lirmm.fr

Trois journées thématiques ont été organisées sur ces différents aspects :

Date	Animations	Organisateurs	Lieu
05/04/2019	Architectures de calcul pour le Machine Learning	Axes Calcul Embarqué Haute Performance, Thème de l'année 2019 - Machine Learning et SOC ² , GdR ISIS	Paris
22/05/2019	Outils, technologies et composants pour l'IA	Axe Thème de l'année 2019 - Machine Learning et SOC ² , GdR BioComp, GdR ISIS	Paris
16/05/2019	Sécurité, fiabilité et test dans l'ère de l'IA	Axes Sécurité et intégrité de systèmes, Thème de l'année 2019 - Machine Learning et SOC ²	Paris

Cette initiative a été prolongée à travers un exposé invité de Marc Duranton (CEA Fellow et rédacteur de la roadmap du réseau européen HIPEAC) lors du colloque national de l'année 2019. Devant l'engouement rencontré et l'importance toujours croissante que l'IA revêt au sein du GdR SOC², **ce thème a été transformé en axe transverse pérenne en 2020**. Ce thème a réalisé une cartographie des forces actives des laboratoires membres du GdR dans ce domaine (présentée en annexe). Le GdR SOC² a également contribué à un séminaire thématique du CS de INS2I le 22 septembre 2020 "Systèmes et architectures intégrés matériel-logiciel pour l'Intelligence Artificielle".

Lors du colloque 2019, le thème du "Sustainable SOC" a été choisi pour l'année 2020, faisant l'objet d'une discussion menée par le comité d'organisation composé de Nathalie Deltimple (IMS), Abdoulaye Gamatié (LIRMM) et Andrea Pinna (LIP6). La réunion de lancement a eu lieu en septembre 2019, suivie de plusieurs actions en 2020 et décrites plus loin.

2. Bilan d'animation 2020

2.1. Réunions du comité d'animation

Date	Ordre du jour	Lieu
6/2/2020	Agenda et objectifs ; Organisation du colloque 2020 ; Communication et réseaux sociaux ; Partenariats et mise en œuvre du club des partenaires ; Rapports d'activité et de prospective ; Bilan des actions 2019 et prévisions 2020 par axe (responsables d'axe) ; Bilan de thème de l'année et création d'axe "IA et SOC ² " ; Prévisions 2020 et organisation du thème de l'année "Sustainable SOC" ; Mode de fonctionnement du financement de l'animation	Paris
9 et 22/9/2020	Bilan d'animation durant la première période de confinement COVID et relance d'actions d'animation ; Prévisions fin d'année 2020.	Visioconférence
24/11/2020	Préparation du rapport de prospective du GdR SOC ² ; Présentations des axes - Calcul embarqué haute performance - Frontières et interfaces cyber-physiques - Sécurité et intégrité des systèmes - Objets connectés - Technologies du futur - Méthodes et outils - IA et systèmes embarqués ; Discussion et échange avec experts externes	Visioconférence

2.2. Actions d'animation

Sur l'année 2020 et malgré la forte perturbation engendrée par la crise sanitaire liée à la pandémie COVID-19, le GdR a organisé 12 Journées Thématiques scientifiques (souvent inter-axe et/ou en interaction avec d'autres instances – GdR, sections IEEE, IRT).

Date	Animations	Organisateurs	Lieu
9/3/2020	Pédagogie autour des Objets Connectés	Axe Objets Connectés, Club EEA, CNFM	Paris
23/6/2020	Introduction to Green IT Initiative (Airbus D&S)	Axe Theme de l'année 2020 - Sustainable SOC	Visioconférence
24/6/2020	Sustainable SOC	Axe Theme de l'année 2020 - Sustainable SOC	Visioconférence
24/9/2020	Attaques par injection de fautes	Axe Sécurité et intégrité de systèmes, GdR Sécurité Informatique, ANSSI	Mixte (Paris + distanciel)
2/10/2020	Les objets connectés industriels : un atout pour faire face aux enjeux environnementaux d'aujourd'hui et de demain (Lacroix Group)	Axe Theme de l'année 2020 - Sustainable SOC	Visioconférence
2/10/2020	New paradigms for CAD for Analog Mixed Signal Design	Axes Frontières et interfaces CPS, Méthodologies et outils, IEEE-CAS France	Visioconférence
15/10/2020	Interfaces fonctionnalisées, matériaux biocompatibles et packaging	Axes Frontières et interfaces CPS, Objets Connectés, GdR Réparer l'humain	Paris (locaux Hôpital Bichat Claude Bernard)
6/11/2020	Vision & actions de Dell Technologies sur la Responsabilité Sociétale des Entreprises (RSE) et le développement durable (Dell)	Axe Theme de l'année 2020 - Sustainable SOC	Visioconférence
11/2020	Machine Learning et Side Channel Analysis – Dernières avancées	Axe Sécurité et intégrité de systèmes, GdR Sécurité Informatique	Visioconférence
11/2020	Calcul embarqué haute performance	Axes Calcul Embarqué Haute Performance, Sécurité et intégrité des systèmes, IRT St Exupéry, IRT Nanoélec	Visioconférence
11/2020	Prise en compte conjointe de la sûreté et de la sécurité dans les systèmes embarqués critiques	Axe Calcul Embarqué Haute Performance, IRT St Exupéry, IRT Nanoélec	Visioconférence
30/11/2020	Apprentissage et Systèmes embarqués	Axe IA et systèmes embarqués	Visioconférence

03/2021 (repoussée)	Gestion déterministe des hiérarchies mémoires hétérogènes	Axe Calcul Embarqué Haute Performance	
2021 (repoussée)	IoT : circuits et systèmes pour la fiabilité des communications	Axe Objets Connectés	Paris
2021 (repoussée)	Runtime pour le calcul massivement parallèle et prédictible	Axe Calcul Embarqué Haute Performance, conjoint avec RTNS	Paris
2021 (repoussée)	Calcul et durée de vie des composants	Axe Calcul Embarqué Haute Performance	Paris
2021 (repoussée)	Transport intelligent et architectures	Axes Objets Connectés, Thème de l'année - Sustainable SOC, IA et systèmes embarqués	Versailles (locaux Védécom)
2021 (repoussée)	Concept de In-/Near-Memory Computing - les données immobiles	Axes Technologies du futur, IA et systèmes embarqués, Sécurité et intégrité des systèmes, Calcul embarqué haute performance	Visioconférence
2021 (repoussée)	RF Low Power	Axe Frontières et interfaces CPS	Grenoble
2021 (repoussée)	Calcul et durée de vie des composants	Axes Thème de l'année 2020 - Sustainable SOC, Calcul Embarqué haute performance	
2021 (repoussée)	Optimisation des systèmes intégrés	Axe Méthodologies et outils, GdR RO	
2021 (repoussée)	Functional safety of SOCs and AI HW	Axes Frontières et interfaces CPS, Sécurité et intégrité des systèmes	
2021 (repoussée)	Dispositifs émergents pour le calcul de la 2D à 3D	Axes Technologies du futur, Méthodologies et outils	

2.3. Thème de l'année

En 2020, le thème de l'année s'est porté sur "Sustainable SOC" (ou la société éco-responsable et les SOC). En effet, la question du développement durable fait déjà l'objet d'une attention dans le monde industriel du numérique. Il s'agit donc de recueillir le point de vue d'acteurs du domaine, car les chercheurs du GdR SoC² sont au quotidien en prise directe avec l'industrie des semi-conducteurs et plus largement des systèmes embarqués. Cela devrait alimenter des échanges Systèmes embarqués et développement durable et amener à des questionnements sur les pratiques en recherche au sein du GdR, notamment en ce qui concerne les problématiques liées au développement de nouveaux matériels et leur utilisation/utilité (intégration et programmation). Plus précisément, ce groupe propose et accompagne une série de rencontres/échanges organisés en 2020 afin de sensibiliser la communauté sur les enjeux environnementaux de la fabrication des équipements numériques, leurs usages et le recyclage des déchets électroniques. La consommation énergétique, l'émission des gaz à effet de serre et les conflits d'accès aux ressources naturelles inhérents au développement irrésistible du numérique imposent une prise de conscience collective.

Les animateurs de ce thème 2020 sont :

- Nathalie Deltimple, IMS / Bordeaux INP, nathalie.deltimple@ims-bordeaux.fr
- Abdoulaye Gamatié, LIRMM / CNRS, Abdoulaye.Gamatie@lirmm.fr
- Andrea Pinna, LIP6 / Sorbonne Université, Andrea.Pinna@lip6.fr

Dans ce cadre, 4 journées thématiques ont été organisées :

Date	Animations	Organisateurs	Lieu
24/6/2020	Sustainable SOC	Axe Thème de l'année 2020 - Sustainable SOC	Visioconférence
2/10/2020	Journée avec les industriels - SOC et le développement durable	Axe Thème de l'année 2020 - Sustainable SOC	Visioconférence
11/2020	Transport intelligent et architectures	Axes Objets Connectés, Thème de l'année - Sustainable SOC, IA et systèmes embarqués	Versailles (locaux Védécom)
12/2020	Calcul et durée de vie des composants	Axes Thème de l'année 2020 - Sustainable SOC, Calcul Embarqué haute performance	

L'action de ce thème de l'année "Sustainable SOC" se poursuivra sur 2021 en raison de la forte perturbation des activités d'animation engendrée par la crise sanitaire liée à la pandémie COVID-19.

Le thème de l'année 2022 sera retenu lors du colloque 2021 qui aura lieu à Rennes du 8 au 10 juin 2021 en mode mixte présentiel / distanciel. L'organisation suivra le schéma maintenant éprouvé :

- automne année N-1 : cadrage et brainstorming
- année N : actions d'animation
- hiver année N+1 : rapport bilan

3. Gouvernance et pilotage

Lors de ses réunions aux colloques nationales de 2018 et 2019, le comité stratégique du GdR SoC² a identifié plusieurs actions transverses pour structurer, inciter et aider la communauté scientifique du GdR SoC². Pour mener à bien ces actions, l'équipe de direction a mis en place les chantiers suivants en 2019 :

- Colloque 2019 (correspondant : Arnaud Virazel, LIRMM) et Colloque 2020 (correspondant : Maxime Pelcat, IETR)
- Partenariat / Club des partenaires (correspondants : Sébastien Pillement, IETR et les responsables du Club des partenaires - Guy Gogniat, Lab-STICC ; Dominique Dallet, IMS ; Bertrand Granado, LIP6)
- Communication (correspondant : Patrick Girard, LIRMM)
- Conjoncture, LPPR (correspondant : Ian O'Connor, INL)

et les chantiers suivants en 2020 :

- Colloque 2020 (correspondant : Maxime Pelcat, IETR)
- Partenariat / Club des partenaires (correspondants : Sébastien Pillement, IETR et les responsables du Club des partenaires - Guy Gogniat, Lab-STICC ; Dominique Dallet, IMS ; Bertrand Granado, LIP6)
- Communication (correspondant : Patrick Girard, LIRMM)
- Prospective (correspondant : Ian O'Connor, INL)

Le GdR SoC² a également participé à l'Initiative Microélectronique du CNRS (Direction des Relations avec les Entreprises) par le biais du Groupe de Travail GT1 Conception / Architectures / Logiciels / Systèmes Embarqués.

3.1. Colloques 2019 et 2020

Le colloque national annuel 2019 du GdR SoC² a eu lieu du 19 au 21 juin 2021 dans les locaux de Polytech Montpellier (responsables d'organisation : Patrick Girard et Arnaud Virazel, LIRMM) et a accueilli plus de 155 participants. Le programme du colloque (repris ci-dessous) fait état de 7 sessions scientifiques avec les interventions de 11 orateurs invités de marque (dont 4 intervenants internationaux), 5 sessions posters permettant aux doctorants et postdocs d'exposer leurs travaux (un prix a été décerné au meilleur poster lors de la session de clôture), et une session restitution du chantier international. Afin de réduire le poids du colloque sur le budget annuel du GdR, il a été décidé de demander aux permanents des frais d'inscription de 100€. L'inscription gratuite a été conservée pour les doctorants et postdocs.

L'édition 2020 devait avoir lieu du 23 au 25 juin 2020 dans les locaux de INSA Rennes (responsable d'organisation : Maxime Pelcat, IETR). En raison de la crise sanitaire du COVID-19, la décision a été prise de reporter le colloque en 2021. Le 14^{ème} colloque national du GdR SoC² aura donc lieu du 8 au 10 juin 2021 dans les locaux de INSA Rennes (responsable d'organisation : Maxime Pelcat, IETR).

	mercredi 19 juin	jeudi 20 juin	vendredi 21 juin
08:30-09:00		Méthodologies	Thème de l'année : IA et SoC
09:00-09:30	accueil + café	Jerónimo Castrillon (TU Dresden) : « SoC programming in the era of the Internet of Things, machine learning and emerging technologies »	Marc Duranton (CEA-LIST) : « Why do we need artificial intelligence at the Edge and how to realize it? »
09:30-10:00	ouverture Transparents	Transparents	Transparents
10:00-10:30	Cacul Embarqué Haute Performance	Café + poster	Café + poster
10:30-11:00	Matthieu Moy (Univ Lyon 1 / LIP) : « La génération de code temps réel sur architecture many-coeur »		
11:00-11:30	Transparents	Frontière et interfaces Cyberphysiques	Technologies du Futur
11:30-12:00	Thierry Collette (Thales) : « Challenges for Embedded AI »	Earl McCune (TU Delft) : « Physics: friend and foe in amplifier design »	Michael T. Niemier (Université de Notre Dame, USA) : « Design and Benchmarking of Ternary Content Addressable Memories and Compute in Memory Arrays based on Devices with Integrated Ferroelectrics »
12:00-12:30	Café + posters	Transparents	Bert Offrein (IBM Zurich) : « Analog computing paradigms and technologies for neuromorphic applications »
12:30-13:00			Transparents
13:00-13:30	repas	repas	clôture / prix Transparents
13:30-14:00			repas
14:00-14:30	Sécurité et intégrité des systèmes	Restitutions :	
14:30-15:00	Aurélien Francillon (EURECOM) : « Screaming Channels: When Electromagnetic Side Channels Meet Radio Transceivers »	• Restitution concernant le chantier Partenariat Transparents	
15:00-15:30	Transparents	• Restitution concernant le chantier Communication Transparents	
15:30-16:00	François Cerisier (AEDVICES) : « The challenge of verifying AI Systems and SoCs »	• Restitution concernant la consultation publique relative à la loi de programmation pluriannuelle de la recherche Transparents	
16:00-16:30	Café + posters	Café + posters	
16:30-17:00	Comité stratégique / comité d'animation	Objets Connectés	
17:00-17:30	Visite de la serre amazonienne – zoo de Lunaret	Benoît Piro (Université Paris Diderot): « Transistor organiques et imprimés; vers les objets souples et connectés »	
17:30-18:00		Transparents	
18:00-18:30		Nicolas Ventroux (CEA-LIST): « Machine Learning for Design Space Exploration of CPS »	
18:30-19:00	Apéritif de bienvenue	Transparents	
23:00		Dîner de Gala	
		Restaurant » Le White Beach » – La Grande Motte	

3.2. Partenariat / Club des partenaires

Suite à l'établissement d'une première version d'une convention générique CNRS permettant d'établir un cadre juridique pour le Club des partenaires en 2019, impliquant les responsables du club des partenaires du GdR SoC², le service Innovation et Partenariat de l'INSIS et la délégation

régionale Rhône-Auvergne du CNRS, nous avons travaillé sur l'organisation du lancement du Club des Partenaires. Les activités d'organisation ont notamment porté sur la création d'un flyer de présentation, et la mise à jour de la base de données identifiant les points de contact dans les entreprises. Le Club des Partenaires du GdR SOC² sera lancé et rendu opérationnel en décembre 2020.

De manière générale, 2019 a vu la mise en œuvre d'un chantier partenariat (responsable : S. Pillement, IETR) pour structurer les actions du GdR avec les divers acteurs / organismes du paysage nationale de l'enseignement supérieur et de la recherche ainsi que du monde socio-économique.

Un groupe de travail s'est constitué début 2019 composé des membres suivants :

Nom	Affiliation
Jalil Boukhobza	Lab-STICC
Dominique Dallet	IMS
Sébastien Faucou	LS2N
Fakhreddine Ghaffari	ETIS
Patrick Girard	LIRMM
Guy Gogniat	Lab-STICC
Bertrand Granado	LIP6
Slavisa Jovanovic	IJL
François Leroy	Safran
Cristell Maneux	IMS
Florence Maraninchi	Verimag
Ian O'Connor	INL
Sébastien Pillement	IETR
Martin Rayrole	Thales
Mathieu Thévenin	CEA LIST
François Verdier	LEAT

Les actions identifiées portent sur

- la réalisation de cartographies des compétences
- la mise en place de canaux de communication
 - lieu d'échange pour montage projets par exemple
 - diffusion des informations (AAP, calendrier animation à n mois avant dépôt des propositions)
 - lister des projets en cours
 - réseaux sociaux, forums
- la co-organisation de journées de mise en relation
- la co-organisation de journées scientifiques
- la programmation de la recherche - journées de réflexion pour élaborer des sujets d'intérêt national – PCN

Le GdR a également été sollicité avec le CNFM par Thales TRT pour participer au montage d'un concours national portant sur la conception matérielle open-source (<http://web-pcm.cnfm.fr/1st-national-risc-v-student-contest/>). Bien qu'à destination d'équipe d'étudiants de niveau Master inscrits dans les établissements d'enseignement supérieur, le sujet est d'un intérêt majeur pour la

recherche nationale car relevant d'une tendance lourde dans l'industrie des systèmes embarqués vers la souveraineté nationale et européenne. Le rôle du GdR SOC² est de participer à la rédaction du sujet du concours, diffuser l'annonce à l'ensemble des membres du GdR, puis de participer au jury du concours qui est prévu en juin en marge du colloque du GdR. Suite à la pré-annonce diffusée en septembre 2020 (en annexe de ce document), le concours est aujourd'hui lancé avec environ 15 équipes participantes des établissements d'enseignement supérieur répartis sur toute la France.

3.3. Communication

En 2019, le GdR a mis en place un chantier Communication dont les objectifs sont les suivants :

- utilisation de moyens de communication modernes (site web, messagerie, réseaux sociaux)
- amélioration des échanges d'informations au sein du GdR
- donner une meilleure visibilité externe au GdR
- construire un plan d'actions pour 2019 – 2020

Un Groupe de Travail (GT) a été constitué début 2018, composé de :

Nom	Affiliation
Bertrand Granado	LIP6
Slavisa Jovanovic	IJL
Andrea Pinna	LIP6
François Rivet	IMS
Olivier Romain	ETIS
Patrick Girard	LIRMM

Plusieurs actions ont été entreprises portant sur le newsletter hebdomadaire du GdR, la réfection du site web, la visibilité du GdR sur Twitter et sur LinkedIn.

La restitution de chantier, donnée lors du colloque du GdR SOC² en juin 2019, est jointe en annexe de ce document.

3.4. Conjoncture

Le GdR SOC² a été sollicité pour contribuer aux rapports de conjoncture des sections 7 et 8 du CNRS. L'objectif dans les deux cas est de faire le point sur les grandes avancées actuelles, les thèmes émergents/ enjeux de la discipline et la place de la France dans le contexte de la recherche mondiale.

Suite à de nombreux échanges au sein du comité stratégique du GdR, nous avons identifié et détaillé plusieurs thèmes émergents :

- Edge computing
- Intelligence artificielle
- Sécurité
- Nouvelles technologies, nouveaux paradigmes
- Communication haut-débit

Les rapports de conjoncture, transmis en avril 2019 aux CoNRS des sections 7 et 8, sont joints en annexe de ce document.

3.5. LPPR

Dans le cadre de la préparation des propositions en prévision de la future loi de programmation pluriannuelle de la recherche, la Ministre de l'Enseignement supérieur, de la Recherche et de l'Innovation a sollicité début 2019 les unités de recherche CNRS, dont le GdR SOC², pour contribuer à une réflexion engagée par trois groupes de travail portant sur les sujets suivants :

- recherche sur projet, financement compétitif et financement des laboratoires
- attractivité des emplois et des carrières scientifiques
- innovation et recherche partenariale

Plusieurs échanges ont eu lieu au sein du comité stratégique du GdR SOC² en avril 2019, donnant lieu à la rédaction d'un document soumis début mai 2019, dont plusieurs éléments ont été repris dans divers documents du CNRS.

La fiche transmise au CNRS ainsi que la restitution donnée lors du colloque du GdR SOC² en juin 2019 sont jointes en annexe de ce document.

3.6. Rapport prospective

Le GdR SOC² rédige un rapport de prospective pour les domaines couverts par le périmètre scientifique du GdR pour fin 2020. Il s'agit d'un rapport stratégique et important pouvant inclure des recommandations susceptibles d'être intégrées dans la politique scientifique du CNRS (postes, instruments, soutien, articulation avec l'Europe ...) Il est ainsi particulièrement important de pointer les forces / faiblesses de la recherche académique dans le domaine du GdR SOC² en France, et d'associer à cette analyse des recommandations pour renforcer / soutenir / rendre plus efficace les recherches, aussi bien en France que dans le contexte du nouveau programme cadre Horizon Europe.

Le processus suivi pour la rédaction du rapport est indiqué ci-dessous :

Phase 1 (juillet) : sondage auprès du comité stratégique et des responsables d'axe pour structurer la réflexion autour de thématiques (en émergence et à soutenir ; existantes fortes qu'il convient de maintenir ou de renforcer ; "en perte de vitesse" au niveau recherche) Analyse des retours par la direction, organisation par groupes thématiques.

Phase 2 (septembre à octobre) : rédaction par groupes sur chaque thématique : l'évolution attendue du domaine dans les 10 prochaines années (horizon 2030), les défis importants et/ou émergents pour le domaine, les verrous liés aux défis et les objectifs scientifiques, les forces / faiblesses de la recherche française dans ce domaine. Présentation du travail le 24 novembre devant les comités stratégique et d'animation du GdR SOC² ainsi que devant des personnalités externes (représentants d'acteurs industriels / proche industrie du domaine dans le paysage national - Thales, CEA-LETI/LIST, Safran ...)


Phase 3 : (novembre à décembre) : rédaction des recommandations et du rapport final, s'appuyant sur les analyses par groupe et les échanges avec les comités et les personnalités externes.

Les présentations issues de la réunion de préparation du rapport de prospective du 24 novembre 2020 sont en annexe de ce document.

4. Bilan financier 2019

Une analyse des dépenses FEI (Fonctionnement, Equipement, Investissement) de l'année 2019 permet d'établir le bilan financier suivant :


Nature de dépense	Montant (2019)
Animation (journées et barcamps thématiques)	10100
Colloque 2019	17520
Communication	1101
Direction	304
Partenaires	1000
Soutien aux autres événements	500




5. Bilan financier 2020

Une analyse des dépenses FEI (Fonctionnement, Equipement, Investissement) de l'année 2020 permet d'établir le bilan financier suivant :

Nature de dépense	Montant (2020)
Animation (journées et barcamps thématiques)	2382
Colloque 2019 (reliquat)	167
Colloque (reporté en 2021)	6786
Communication	4458
Direction	231
Partenaires	2000
Non-dépensé	10309



NB : le montant non-dépensé se justifie par le contexte sanitaire complexe et les difficultés pour maintenir les activités d'animation lors de la première période de confinement. Les activités d'animation ont bien évidemment repris, mais le plus souvent en mode distanciel. Nous avons également dû reporter la tenue du colloque national du GdR, mais avons mis en paiement l'avance nécessaire pour réserver les locaux en 2021. Nous avons également mis en paiement la maintenance du site web (communication) ainsi que l'adhésion à Embedded France (partenaires) pour 2021, de manière à alléger le budget 2021 et consacrer les crédits attendus aux activités d'animation.



6. Annexes

6.1. Composition des comités

a. Comité d'animation

Le Comité d'animation du GdR SoC² est chargé de coordonner scientifiquement et de planifier les actions d'animation. Il comprend les membres suivants :

- la direction en exercice : directeur et directeurs adjoints
- les responsables et les responsables adjoints des thèmes, et les animateurs des thématiques.

Une présidente du comité d'animation a la charge de faire l'interface entre l'équipe de direction du GdR et le comité d'animation, notamment pour :

- animer les réunions du comité (au moins 2 par an) afin de faire le bilan des actions d'animation passées et de programmer les actions à l'horizon de 6 mois à un an
- assurer le suivi opérationnel des actions d'animation (concrétisation des propositions en journées thématiques / barcamps / cycles de journées)
- identifier les thématiques nouvelles, être force de proposition et collaborer avec les responsables d'axe pour construire un programme d'animation pertinent pour le GdR

En raison de l'intérêt rencontrée et de l'importance toujours croissante que l'IA revêt au sein du GdR SOC², le thème de l'année 2019 "IA et SOC²" **a été transformé en axe transverse pérenne en 2020** et devient ainsi le septième axe d'animation du GdR SOC².

La composition actuelle du comité d'animation est donnée ci-dessous :

Nom	Prénom	Laboratoire	Rôle	Axe
ANGHEL	Lorena	TIMA	Présidente	
BARTHELEMY	Hervé	IN2MP	Animateur	Systèmes Cyber Physiques
BELLEUDY	Cécile	LEAT	Animatrice	Objets connectés
BENABDENBI	Mounir	TIMA	Animateur	Sécurité et intégrité des systèmes
BERRY	François	Institut Pascal	Animateur	Calcul embarqué haute performance
BOSSUET	Lilian	LHC	Responsable axe	Sécurité et intégrité des systèmes
BOUNCEUR	Ahcène	Lab-STICC	Animateur	Objets connectés
BOUTILLON	Emmanuel	Lab-STICC	Resp. adj. axe	Sécurité et intégrité des systèmes
CHILLET	Daniel	IRISA	Responsable axe	Objets connectés
DARDAILLON	Mickael	IETR	Resp. adj. axe	Méthodologies
DELTIMPLE	Nathalie	IMS	Resp. adj. Axe Animatrice	Systèmes Cyber Physiques Thème de l'année 2020-2021 "Sustainable SOC"
DESGREYS	Patricia	LTCI	Responsable axe	Systèmes Cyber Physiques
FAUCOU	Sébastien	LS2N	Responsable axe	Calcul embarqué haute performance
FLOTTE	Marie-Lise	LIRMM	Animatrice	Sécurité et intégrité des systèmes
GAMATIE	Abdoulaye	LIRMM	Resp. adj. Axe Animateur	Calcul embarqué haute performance Thème de l'année 2020-2021 "Sustainable SOC"
GEORGE	Laurent	LIGM	Animateur	Calcul embarqué haute performance
GIRARD	Patrick	LIRMM	Sous-Directeur	
GONNORD	Laure	LIP	Animatrice	Calcul embarqué haute performance
HEBRARD	Luc	ICUBE	Animateur	Systèmes Cyber Physiques
KLEIN	Jacques-Olivier	IEF	Responsable axe	Technologies du futur
LE BEUX	Sébastien	INL	Animateur	Technologies du futur
LOUËRAT	Marie-Minerve	LIP6	Animatrice	Méthodologies
MANEUX	Cristell	IMS	Directrice adjointe	
MARCHAND	Cédric	INL	Animateur	Sécurité et intégrité des systèmes

MARTIN	Kevin	Lab-STICC	Responsable axe	Méthodologies
MORIN-ALLORY	Katell	TIMA	Animatrice	Sécurité et intégrité des systèmes
NIAR	Smail	LAMIH	Animateur	Objets connectés
O'CONNOR	Ian	INL	Directeur	
PELCAT	Maxime	IETR	Resp. adj. axe	IA et systèmes embarqués
PILLEMENT	Sébastien	IETR	Directeur adjoint	
PINNA	Andrea	LIP6	Animateur	Thème de l'année 2020-2021 "Sustainable SOC"
PORTAL	Jean-Michel	IM2NP	Resp. adj. Axe	Technologies du futur
ROMAIN	Olivier	ETIS	Resp. adj. axe	Objets connectés
SASSATELLI	Gilles	LIRMM	Responsable axe	IA et systèmes embarqués
VIRAZEL	Arnaud	LIRMM	Animateur	Sécurité et intégrité des systèmes
WAJSBURT	Franck	LIP6	Animateur	Calcul embarqué haute performance

Le comité d'animation du GdR SoC² se réunit en configuration plénière tous les trois mois à l'initiative du directeur du GdR :

- pendant le colloque en juin, en face à face, pour finaliser le programme d'animation du second semestre et suivre les activités du GdR
- à l'automne, en visio, pour préparer le programme d'animation du premier semestre.
- Lors d'une réunion conjointe des comités stratégique et d'animation en hiver, en face à face, pour finaliser le programme d'animation du premier semestre et suivre les activités du GdR
- au printemps, pour faire le bilan de l'année écoulée et préparer le programme du second semestre ainsi que le Colloque de juin.

Afin de permettre un meilleur suivi ainsi qu'une meilleure visibilité sur les actions d'animation, un outil partagé a été mis en place permettant à l'ensemble des animateurs de renseigner, en fonction de l'avancement des actions d'animation :

- Titre de l'événement et date proposée
- Axes concernés du GdR SoC², GdR/instance de co-organisation
- Noms des organisateurs, labos associés
- Abstract
- Lieu, # personnes attendues/# personnes effectives
- Orateurs
- Programme
- Budget SoC² estimé, budget total estimé, budget effectif

b. Comité stratégique

Le Comité stratégique du GdR SoC² est chargé de réfléchir à la stratégie scientifique et de proposer des évolutions stratégiques permettant au GdR SoC² de mieux remplir ses missions. Cela couvre notamment l'articulation du GdR avec les instances (Instituts CNRS, MENRT, CES ANR, CNU, CoNRS ...) et avec les autres acteurs scientifiques du domaine (CEA, CMP, CNFM ...), pôles de compétitivité (Minalogic, Systematic, Aerospace valley, Images et réseaux), Embedded France, ou les clusters industriels sous la forme d'IRT ...

Il comprend les membres suivants :

- la direction en exercice : directeur et directeurs adjoints
- les anciens directeurs du GdR SoC-SiP
- la présidente du comité d'animation
- les responsables des axes
- les responsables du Club des Partenaires
- des experts scientifiques du domaine SoC².

Nom	Prénom	Laboratoire	Rôle
ANGHEL	Lorena	TIMA	Présidente
BELLEUDY	Cécile	LEAT	
BOSSUET	Lilian	LHC	Responsable axe
COUSSY	Philippe	Lab-STICC	
DALLET	Dominique	IMS	Club des partenaires
DESGREYS	Patricia	LTCl	Responsable axe
FAUCOU	Sébastien	LS2N	Responsable axe
GARDA	Patrick	LIP6	Ex-Directeur
GIRARD	Patrick	LIRMM	Sous-Directeur
GOGNIAT	Guy	Lab-STICC	Club des partenaires
GRANADO	Bertrand	LIP6	Club des partenaires
KLEIN	Jacques-Olivier	C2N	Responsable axe
MANEUX	Cristell	IMS	Directrice adjointe
MARTIN	Kevin	Lab-STICC	Responsable axe
O'CONNOR	Ian	INL	Directeur
PETROT	Frédéric	TIMA	
PILLEMENT	Sébastien	IETR	Directeur adjoint
RENOVELL	Michel	LIRMM	Ex-Directeur
CHILLET	Daniel	IRISA	Responsable axe
SASSATELLI	Gilles	LIRMM	Responsable axe
SENTIEYS	Olivier	IRISA	
TORRES	Lionel	LIRMM	
VERDIER	François	LEAT	Club des partenaires

Il se réunit tous les 6 mois à l'initiative du directeur du GdR.

c. Comité de suivi

Le Comité de Suivi du GdR SoC² comprend les membres suivants :

- la direction en exercice : directeur et directeurs adjoints
- la présidente du comité d'animation
- les membres du Comité stratégique en charge des missions transversales en cours du GdR

Le Comité de Suivi contrôle et oriente l'avancement des missions transversales du GdR SoC², il se réunit 1h par mois en téléconférence, à l'initiative du directeur du GdR.

d. Club des partenaires

Le Club des partenaires du GdR SoC² comprend les membres suivants :

- la direction en exercice : directeur et directeurs adjoints
- trois responsables académiques
- un représentant industriel

Nom	Prénom	Laboratoire	Rôle
DALLET	Dominique	IMS	Club des partenaires
GIRARD	Patrick	LIRMM	Sous-Directeur
GOGNIAT	Guy	Lab-STICC	Club des partenaires
GRANADO	Bertrand	LIP6	Club des partenaires
MANEUX	Cristell	IMS	Directrice adjointe
O'CONNOR	Ian	INL	Directeur
PILLEMENT	Sébastien	IETR	Directeur adjoint
VERDIER	François	LEAT	Club des partenaires
			Représentant industriel

6.2. Programme du colloque 2019 (Montpellier, 19-21 juin 2019)

	mercredi 19 juin	jeudi 20 juin	vendredi 21 juin
08:30-09:00		Méthodologies	Thème de l'année : IA et SoC
09:00-09:30	accueil + café	Jerónimo Castrillon (TU Dresden) : « SoC programming in the era of the Internet of Things, machine learning and emerging technologies »	Marc Duranton (CEA-LIST) : « Why do we need artificial intelligence at the Edge and how to realize it? »
09:30-10:00	ouverture Transparents	Transparents	Transparents
10:00-10:30	Calcul Embarqué Haute Performance Matthieu Moy (Univ Lyon 1 / LIP) : « La génération de code temps réel sur architecture many-coeur »	Café + poster	Café + poster
10:30-11:00	Transparents		
11:00-11:30	Thierry Collette (Thales) : « Challenges for Embedded AI »	Frontière et interfaces Cyberphysiques	Technologies du Futur Michael T. Niemier (Université de Notre Dame, USA) : « Design and Benchmarking of Ternary Content Addressable Memories and Compute in Memory Arrays based on Devices with Integrated Ferroelectrics »
11:30-12:00		Earl McCune (TU Delft) : « Physics: friend and foe in amplifier design »	Transparents
12:00-12:30	Café + posters	Transparents	Bert Offrein (IBM Zurich) : « Analog computing paradigms and technologies for neuromorphic applications »
12:30-13:00			Transparents
13:00-13:30	repas	repas	clôture / prix Transparents
13:30-14:00			repas
14:00-14:30	Sécurité et intégrité des systèmes Aurélien Francillon (EURECOM) : « Screaming Channels: When Electromagnetic Side Channels Meet Radio Transceivers »	Restitutions : • Restitution concernant le chantier Partenariat Transparents • Restitution concernant le chantier Communication Transparents • Restitution concernant la consultation publique relative à la loi de programmation pluriannuelle de la recherche Transparents	
14:30-15:00	Transparents		
15:00-15:30	François Cerisier (AEDVICES) : « The challenge of verifying AI Systems and SoCs »		
15:30-16:00	Transparents		
15:30-16:00	Café + posters	Café + posters	
16:00-16:30			
16:30-17:00	Comité stratégique / comité d'animation	Objets Connectés Benoît Piro (Université Paris Diderot) : « Transistor organiques et imprimés; vers les objets souples et connectés »	
17:00-17:30	Visite de la serre amazonienne – zoo de Lunaret	Transparents	
17:30-18:00		Nicolas Ventroux (CEA-LIST) : « Machine Learning for Design Space Exploration of CPS »	
17:30-18:00		Transparents	
18:00-18:30		Dîner de Gala	
18:30-19:00	Apéritif de bienvenue	Restaurant « Le White Beach » – La Grande Motte	
23:00			

6.3. Bilan – Thème de l'année 2019 "IA et SOC²"

- a. Présentation bilan à la réunion des comités stratégique et d'animation (6 février 2020)




GDR SoC2

Thème de l'année (passée)

Les SoC² & l'IA

Brainstorming (sept. 2018) → ...

- Premiers échanges IA&SoC²
 - Pertinent ... oui.
 - Périmètre?
 - Labos impliqués?




ML @ GDR SOC2

- **Fondations & technologie**
 - Neuroinspiré (spiking, STDP)
 - Mémoire non volatiles
 - Impl. Analogiques etc.
- **Applications & Architectures**
 - Accélérateurs HW pour l'inférence: Ultra-low power (IoT / CPS). Vision, wearables
 - Edge computing: back from the cloud
 - Techniques logicielles (compression etc)
 - Contrôle dynamique des systèmes
 - Prévision & optimisation en ligne (fréquence, task mapping...)
- **Pour la conception**
 - CAO & IA: les outils de demain (IA génératives)
- **Pour la sécurité**
 - Attaques, reverse engineering etc. safety, privacy

Brainstorming → Consultation (nov. 2018) → ...

- Comprendre qui, quoi, comment:



Prénom/NOM	Laboratoire	Email	Activités de recherche en lien avec l'axe "Composants et technologie"
Jacquemod/Gilles	PolytechLab	Gilles.Jacquemod@unice.fr	Implémentation CMOS analogique de réseaux de neurones artificiels (MLP avec Back-Propagation)
Jacques-Olivier/Klein	C2N	jacques-olivier.klein@p-psiud.fr	accélérateurs HW à base de technologies de mémoires non volatiles. ANR Neuronic (non-net)
Fabrice/Pérot	TIMA	fabrice.perot@univ-grenoble-alpes.fr	Réseaux de neurones ternaires, conception numérique et implémentation FPGA
Nicolas/Ventroux	CEALIST	nicolas.ventroux@cea.fr	Architectures de réseaux de neurones à spike (STDP, ODRAM)
Mathieu THEVENIN	CEA IRAMIS/SPEC	mathieu.thevenin@cea.fr	Implémentation FPGA
Dominique Morche	CEA LETI	dominique.morche@cea.fr	Power efficient analog loopy generation
Benoît Miramond	LEAT	benoit.miramond@unice.fr	Architectures de réseaux de neurones matériels à spike pour l'apprentissage automatique
Hassan RABAH	ILIL	hassan.rabah@univ-toraine.fr	Réseau de neurones récurrents à base de dispositifs issus de l'électronique de spin
Alberto Bosisio	INL	alberto.bosisio@ec-lyon.fr	NeuronLib: Bibliothèque de composants neuromorphiques
Pietro MARIS	GePh	pietro.maris@centralesupelec.fr	NeuronLib: Bibliothèque de composants neuromorphiques
Rodrigo POSSAMANI BASTOS	TIMA	rodrigo.bastos@univ-grenoble-alpes.fr	NeuronLib: Bibliothèque de composants neuromorphiques
Slavisa JOVANCIC	ILIL	slavisa.jovancic@univ-toraine.fr	Réseau de neurones récurrents à base de dispositifs issus de l'électronique de spin
Benoît LARRABAS	EMN	benoit.larrabas@pncea.fr	Integrated CMOS neural networks (ANR LECIPAR)
Antoine FRAPPE	EMN	antoine.frappe@pncea.fr	Low-power event-driven feature extraction techniques
Samuel GARCIA	CEDRIC	samuel.garcia@onram.fr	Conception et validation des architectures matérielles neuromorphiques de type spiking basées sur les neurones
Ioana Vatajelu	TIMA	ioana.vatajelu@univ-grenoble-alpes.fr	Conception et validation des architectures matérielles neuromorphiques de type spiking basées sur les neurones
Pierre BOULET	CRISMAL	Pierre.Boulet@univ-lyon.fr	Evaluation de l'utilisation de mémoires émergentes dans des architectures neuromorphiques (réseaux de neurones)
Jean-Philippe Duguet	Lab-STICC	jean-philippe.duguet@univ-bpcl.fr	Broadcast à l'aide de MOC radio
Tanguy LE PENNEC	LI@ISEN	tanguy.lepennecc@pncea.fr	Système de vision embarqué pour l'amélioration de l'autonomie des drones sous-marins

Patrick GIRARD
[gdrsocsp] Artificial Intelligence et SOC2
À : gdrsocsp@iirmm.fr

13 novembre 2018 à 14:22

PG

Cher(e)s collègues,

Chaque année, le GDR SOC2 propose de promouvoir une thématique de recherche fédératrice. Pour l'année 2019, il a été décidé lors du dernier colloque (en Juin à Paris) de choisir comme thème de l'année "l'intelligence artificielle". Dans ce contexte, nous souhaiterions établir une cartographie des différentes équipes ayant un lien avec cette thématique. Afin de cadrer à minima cette cartographie, il a été choisi 4 axes majeurs (pouvant être déclinés) qui sont:

- Composants & Technologie:** cet axe a pour ambition de répertorier les recherches autour des composants pouvant s'appliquer à l'IA: Devices neuroinspirés (spiking, STDP...), Mémoire non volatile, Implémentation analogique...
- Applications et Architecture:** cet axe rassemble toute les méthodes et techniques permettant d'implémenter et d'utiliser de l'IE comme par exemple: les accélérateurs HW pour l'inférence, les techniques logicielles (compression etc), le contrôle dynamique des systèmes, la prévision & optimisation en ligne (fréquence, task mapping...)
- Outils de conception:** Cet axe a pour but de lister les techniques d'IA pouvant être appliquées aux outils de conception logiciels et matériels: routage automatique intelligent, compilation assistée...
- IA pour la sécurité:** Ce dernier axe aborde les problématiques liées à la sécurité des systèmes. Dans ce contexte, on trouvera les techniques d'attaques intelligentes ou encore le reverse engineering. Les aspects confiance, safety etc sont également à faire figurer dans cet axe.

Cette cartographie aura pour but d'évaluer les populations de chacun des axes, de trouver des animateurs pour ces derniers puis de lancer une animation efficace sur ce vaste domaine. Pour cela, nous vous faisons passer un document partagé (drive google) dans lequel vous pouvez mettre vos coordonnées et vos thématiques de recherche liées à l'IA. Naturellement, n'hésitez pas à être force de proposition, si il manquait un ou des axes! Nous vous invitons à également faire suivre ce message à des collègues que vous savez actifs sur le thème pour que la cartographie soit la plus complète possible. Les retours sont attendus d'ici fin novembre.

Lien pour le Doc partagé: https://docs.google.com/spreadsheets/d/1w-NyHtPsk6z2ZCcaL47wF_m2z7IEUzGNQUBcJQ9MI/edit?usp=sharing

Amicalement,

Gilles SASSATELLI et François BERRY


... → Consultation → Structuration (jan. 2019)

Structuration de l'animation en 3 axes:

- Axe 1:** IA, Composants, Technologie et Outils de conception (46%)
 - Neuro-inspiré, nouvelles technologies, IA-driven CAD, frameworks etc.
- Axe 2:** IA, Architectures et Applications (37%)
 - Accélérateurs pour l'inférence, IA @ edge etc.
- Axe 3:** IA, Sécurité, Fiabilité, Test (17%)
 - IA pour attaque, IA & approximate computing, IA & Test ...

Journées thématiques

- 3 Journées Thématiques organisées
 - 150+ participants en cumulé



K. Desnos, J. Boukhobza, F. Berry

Architectures de calcul pour le machine learning

Architectures de calcul pour le machine learning Cité internationale - Collège d'Espagne 05/04/2019 Les techniques de Machine Learning (ML), notamment basés sur des réseaux neuronaux profonds, ou Deep Neural Networks (DNNs), sont largement utilisés pour de nombreuses...
lire plus

A. Bosio, V. Lapotre

Journée thématique Sécurité, fiabilité et test des SoC 2 : challenges et opportunités dans l'ère de l'Intelligence Artificielle

Journée Sécurité, fiabilité et test des SoC2 : challenges et opportunités dans l'ère de l'Intelligence Artificielle Date : jeudi 16 mai 2019 Lieu : Paris Les techniques de Machine Learning (ML), notamment basées sur des réseaux neuronaux profonds, ou Deep Neural...
lire plus


B. Miramond, N. Ventroux

Outils, technologies et composants pour l'IA

Outils, technologies et composants pour l'IA Paris, Jussieu, salle 105, Tour 26, couloir 26/25, premier étage 22/05/2019 Description : Les travaux dans le domaine des réseaux de neurones artificiels, qui sont à la base de l'Intelligence Artificielle moderne, ne...
lire plus

Teasers (en ligne sur le site)

Réseaux de neurones à impulsions



- Implémentations matérielles énergiquement efficaces (facteur x300000).
- Actuellement immatures pour résoudre des tâches complexes.
- Sujet interdisciplinaire (informatique, électronique, physique, biologie, neurosciences,...)


Simulateur N2S3 pour réseaux de neurones à spikes

Pierre Falez




JR THEMES

Towards Mott memory and synapses ?



Mott Memory



Our approach : Two RRAM Devices as One Binary Synapse to reduce bit error rate

- Classical circuit to differentiate resistance state
- Devices programmed in a complementary fashion
- Reading circuit behavior

Double the amount of memory

Neural computing at DACLEIST

***N2D2 : DNN design framework**

- Unified modeling and NN exploration tool (including spike coding)
- Custom applications building & optimization (CNN, Trained-RNN...)
- Hardware mapping & benchmarking (CPU, GPU, FPGA, ASIC)
- Dataset FPAA IP DNeuro
- Programmable code generation: OpenMP, OpenCL, CuDA, TensorRT, PNeuro...
- FPGA code generation: CHES, DNeuro

Hardware design

- Programmable processor PNeuro
 - Clustered 6-bit SIMD architecture
 - Designed for DNN processing chains
 - Support traditional image processing operations
- Dataset FPAA IP DNeuro
- Optimized RTL DNN layer kernels
- Automatic RTL generation through N2D2

Spike neural networks

- Spike-coding, spike-BP, bio-inspired unsupervised learning (STDTP)
- RRAM and new devices
- EU H2020 Project: NeuroMMS
- NeuroSpike
 - CNN spike architecture

*N2D2 is available at <https://github.com/CEA-List/N2D2>

What's next?

- Echanges prolongés avec le GDR Biocomp (B. Miramond)
 - Animation à venir: intérêt de mutualiser, pas de saupoudrer
- Pas de barcamp final
 - Mais journées NeuroSTIC @ Sophia 14-15 octobre 2019
- Suggestions pour le thème transversal
 - Animation: les SoC² et l'IA aujourd'hui
 - Oxygénation: L'IA d'aujourd'hui pour les SoC² de demain



Thème de l'année : Sustainable SoC

Nathalie Deltimple, Abdoulaye Gamatié, Andrea Pinna



Contexte et motivation

- Prise de conscience sur la consommation énergétique, l'émission des gaz à effet de serre et les conflits d'accès aux ressources naturelles
- Sensibiliser et susciter des échanges au sein des communautés du GDR SOC2 sur les enjeux environnementaux de
 - la fabrication des équipements numériques
 - leurs usages
 - le recyclage fonctionnel et matériel de l'électronique
- Organiser une série de rencontres et échanges sur la question tout au long de l'année

Actions déjà menées / prévues

IEEE CASS France Chapter & GDR SOC2 Workshop on Sustainability SoC

- 3 & 4 déc. 2019, Bordeaux



Journée thématique « SoC et développement durable : point de vue industriel »

- 17 mars 2020, Montpellier
- Participants



Air Liquide

Autres actions prévues

- Organiser 1 ou 2 journées avec le concours des autres axes qui verraient un intérêt d'organiser des choses sur cette thème (contributions regroupées)
 - Piste avec l'axe « calcul embarqué haute performance »
 - ...
- Colloque national GDR : avoir en vue 2 ou 3 présentations emblématiques sur ce thème
- Clôturer l'action de l'année sur un bar camp en septembre-novembre pour tirer toutes les conclusions possibles
- Fournir un rapport public

GdR SoC²

System On Chip, Systèmes embarqués et Objets Connectés



6.5. Bilan – Chantier Communication



SOC² System On Chip
Systèmes embarqués
et Objets Connectés

Chantier Communication





Objectifs




- Utilisation de moyens de communication **modernes**
- Améliorer les **échanges** d'infos au sein du GDR
- Meilleure **visibilité** externe du GDR SOC2
- Plan d'actions pour 2019 – 2020






2

Groupe de Travail (GT)




- Composition du GT:
 - Bertrand Granado (LIP6)
 - Slavisa Jovanovic (Inst. Jean Lamour)
 - Andrea Pinna (LIP6)
 - François Rivet (IMS)
 - Olivier Romain (ETIS)
 - Patrick Girard (LIRMM)








3

Missions du GT Communication




- Identifier les besoins et les opportunités
- Réfléchir aux actions à mettre en œuvre
- Identifier les outils les mieux adaptés
- Définir un modus operandi
- Mettre en œuvre les propositions retenues

4

Modus Operandi




- **Collecte des informations**
 - Issues (principalement) des membres du GDR ...
 - ... et des différents réseaux ou services (ex. AAP)
- **Stockage des informations**
 - Sur le site web (sous WordPress)
 - Par type de communication
 - Rubriques newsletter, annonces de JT, offres de poste, etc.
 - Utilisable pour diffusion sur tous les médias
- **Diffusion des informations**
 - un modérateur « principal » identifié par média
- **Mise en place d'un comité éditorial (abandonné)**
 - Issus du GT communication
 - Définir le contenu par rapport aux cibles

5

Mise en Œuvre




- **Plan d'actions Newsletter**
 - Infos-gdrsoc2@cnrs-soc2.fr
 - Réception des informations
 - En alias : les modérateurs
 - Contenu plus riche
 - Informations liées aux projets
 - Informations sur les formations
 - Actualités
 - etc.
 - Nouvelle structuration
 - Diffusion des informations par catégories
 - Génération « automatique » via le site web
 - Utilisation du plugin MailChimp de WordPress

6

Mise en Œuvre

- Newsletter - résultat**
 - Nouveau design
 - Contenu adapté à la demande
 - Structuration inchangée
 - Fréquence inchangée
- Infos-gdrsoc2@cnrs-soc2.fr**
 - En attente ...

Mise en Œuvre

- Plan d'actions Site Web**
 - <http://www.gdr-soc.cnrs.fr>
 - Contenu plus riche
 - Archivage des « newsletters »
 - Vie du GDR (CR des réunions)
 - Edito trimestriel
 - AAP
 - Etc.
 - Nouvelle structuration
 - Réorganisation du site
 - Création de nouvelles rubriques
 - Découpage de certaines rubriques (ex. postes à pourvoir)
- Améliorer la lisibilité et faciliter la navigation**

Mise en Œuvre

- Site Web - résultat**

Mise en Œuvre

- Plan d'actions Twitter**
 - @GdrSoc2
 - Création d'une base de followers initiale en incitant les membres du GDR à s'abonner
 - Pour du rappel d'information (événements comme colloque, JT)
 - Fréquence d'envoi : au fil de l'eau
 - Utilisation de liens vers le site web
 - Intégration / connexion du compte twitter au site web du GDR


Mise en Œuvre

- Twitter - résultat**
 - Message du 24/01 sur réseaux sociaux du GDR
 - De l'activité ... mais encore faible ...

Mise en Œuvre

- Plan d'actions LinkedIn**
 - <https://www.linkedin.com/groups/8135796/>
 - Valoriser les activités et membres du GDR en publiant
 - Les infos de la newsletter (ex. TDM)
 - Des informations plus ciblées
 - Au bon moment de la journée !
 - Travailler sur une **veille stratégique**
 - faire en sorte que chaque entreprise, organisme étatique (ANR), etc. soit abonné au réseau (membre du groupe) pour recevoir les infos
 - Commencer à organiser une stratégie d'influence
 - être « acteur » dans la diffusion d'information en ne diffusant pas uniquement du contenu (ex. annonce d'une JT) mais en rajoutant des éléments sur l'intérêt scientifique, les applications possibles, la portée, ... que peut avoir ce contenu. C'est plus pour cibler des start-up que des grands groupes.

• LinkedIn – résultat




6.6. Partenariat

a. Flyer pour le Club des Partenaires

Groupe de Recherche SOC2

System On Chip
Systèmes embarqués et Objets Connectés

Club des partenaires



Le Club des Partenaires Industriels du GDR SOC2

Le club des partenaires industriels du GDR favorise et dynamise les échanges entre la recherche académique et industrielle.

Il soutient le transfert industriel des innovations issues de laboratoires académiques et offre une veille technologique pour les partenaires industriels afin d'avoir connaissance des dernières avancées scientifiques.

Il offre aux partenaires académiques l'accès aux défis industriels afin de construire une feuille de route commune.

Le club des partenaires industriels fait partie intégrante du GDR et participe à son animation.

Le GDR développe son expertise autour des nouvelles approches pour la conception et la validation de systèmes embarqués pour les objets connectés.

Les recherches du GDR sont pluridisciplinaires et associent des compétences en électronique, microélectronique et informatique embarquée.


Son expertise couvre de manière non exhaustive :

- *la réduction de la consommation énergétique ;*
- *la garantie de la sécurité et de l'intégrité des systèmes électroniques ;*
- *la maîtrise des coûts de conception et de validation des systèmes ;*
- *l'adéquation des systèmes intégrés dans les objets connectés.*

Le GDR apporte son expertise et rassemble sa communauté autour de ces thématiques pour de multiples secteurs d'application : territoire intelligent, e-santé, sécurité des biens et des personnes, usine 4.0

Un réseau structuré

une fédération de plus de 65 laboratoires, soit plus de 600 permanents enseignants-chercheurs, associée à une forte interaction avec les acteurs du monde socio-économique.



Pourquoi être partenaire?

- 1 Pouvoir participer aux réunions de travail et aux actions d'animation de son choix (journées thématiques, barcamps stratégiques, colloque annuel)
- 2 Pouvoir proposer l'organisation de réunions, de journées d'étude ou d'autres événements
- 3 Avoir accès à un large vivier de compétences académiques les plus aptes à participer à une recherche en collaboration
- 4 Pouvoir diffuser diverses informations (démonstration de matériels, offres d'emploi, bourses de thèse, etc.) aux partenaires du GDR SOC2
- 5 Avoir accès à une cartographie des formations académiques dans le domaine du GDR SOC2
- 6 Pouvoir utiliser les informations non confidentielles produites par le GDR SOC2
- 7 Pouvoir effectuer la diffusion des messages ou des offres (stage, thèse CIFRE, emploi, ...) vers le GDR
- 8 Pouvoir participer à l'organisation d'événements de courtage (« brokerage »)



Comment rejoindre le Club des partenaires du GDR SOC2 ?

L'adhésion est possible tout au long de l'année en contactant le directeur du GDR :

Pr Ian O'Connor.

Lyon Institute of Nanotechnology (UMR CNRS 5270)

Ecole Centrale de Lyon, 36 av. Guy de Collongue, F-69134 Ecully, France

vox: +(33) 472 186054 - mob: +(33) 645 478120 - fax: +(33) 478 433593

mail: ian.oconnor@ec-lyon.fr - skype: [ian.oconnor](#) - twitter: [@ianoconnor](#)

web: <https://sites.google.com/site/profianoconnor/>

Le montant de la cotisation annuelle varie selon l'envergure du partenaire industriel.



Contacts :

www.gdr-soc.cnrs.fr




<https://www.linkedin.com/groups/8135796/>



<https://twitter.com/GdrSoc2>

GdR SoC²

System On Chip, Systèmes embarqués et Objets Connectés





b. Cartographie du GdR SOC²

GdR SoC²

System On Chip, Systèmes embarqués et Objets Connectés



- c. Initiative Microélectronique: GT1 presentation "Design, architectures, software, embedded systems", Workshop CNRS-STMicroelectronics, July 9th 2019, ST Grenoble



Research themes

Component and circuit design

Methods and design tools

Security, safety and system integrity

4

Component and Circuit design

INTERNET of THINGS

Ferroelectric devices and neuromorphic for AI

$$r(t) = \frac{r_0}{\cosh\left(\frac{2t}{\tau_{RC}}\right)}$$

Energy harvesting and Near Sensor computing

Dedicated components for critical contexts (aerospace, medical devices...)

5

Chips for IoT (Internet of Things)

28 nm FDSOI

Fully-digital single-bit RF Transmitter
Tunable from 0 to 1 GHz

65 nm CMOS

Reconfigurable Highly Digitized RF Transceivers
Tunable from 1.5 GHz to 3 GHz

28 nm FDSOI

Frequency synthesizer
BLE 2.4 GHz

SiGe technology

Area: 2.72 mm²
Highly integrated channel amplifiers and linearisers

TRX RUBY chip architecture

130 nm CMOS

- Transmitter for IEEE 802.15.6 (WBAN) standard
- Highly sensitive non-coherent Receiver (bands: 3 - 5 GHz and 6 - 8.5 GHz)

CMOS FDSOI technology

Integrated SPAD (Single Photon Avalanche Diode)
1st test chip 1mm² fabricated in 2017 [T. Chaves et al. ESSDERC 2018]
2nd test-chip planned for end of 2018

6

Energy Harvesting and Near Sensor Computing

DC-DC buck converter switch control for a capacitive MEMS energy harvester (Ultra low power and high voltage 30 V)

Recovered Voltage at 35 cm from a phone receiving a call

Low-Energy On-chip Preprocessing for Activity Recognition

Unit	Power consumption	% time used
Wake-up signal	Very low	100%
Prec-processing unit	Low	~10%
Main processor or Communication interface	Very High	<1%

Novel Autonomous Integrated intelligent Localizable Endoscopic System


7

Ferroelectric Devices and Neuromorphic Circuits

Ferroelectric capacitance (below) can be included in advanced transistor gate stacks to achieve non-volatile memory functionality or steep-slope switches





Matrix of such devices can be used for coarse grain logic-in-memory :

- Send operands as addresses to NVM
- Receive (and interpolate) content of NVM as results



Use of resistive memories for hardware artificial intelligence : Neural networks and Bayesian reasoning

→ Goal: achieving the highest energy efficiency allowed by technology





Torreson et al, Nature 2017


Mizrahi et al, Nature Communications 2018

8


E-health and Body-Area-Networks



Novel Autonomous Integrated intelligent Localizable Endoscopic System



Designed and implemented CMOS transceiver in a patch (802.15.6 standard)



Communicating implant for the multimodal imaging of the spinal cord




Piezoelectric textile fibers for connected clothes (low power flexible electronics and integrated antennas)

9

Design and Implementation: Methods and Tools

Faithful Modeling, Verification and Efficient Simulation

Models: from mathematical low-level models of circuits to executable high level models of systems-on-a-chip (*aka virtual prototypes or digital twins*)



Verification: computation of functional, or timing properties

Efficient Simulation



Automating the Implementation Flow for Mixed Systems

Algorithms, ...

↓

↓

↓

↓

↓

Circuits

Dataflow Models for the SW...

↓

↓

↓

↓

↓

Place&Route


Embedded code For complex HW architectures

10

CAD Tools and Models

Free and Open Source Electrical Design Automation (EDA) Software

For analog and mixed-signal CMOS circuits
(Computer Aided Design)




Oceane
transistors netlist sizing




Coriolis
Physical synthesis, P&R

For heterogeneous system
(Virtual Prototyping)



Accellera
Software and Hardware (AMS, sensors, RF) virtual prototyping

Modeling and design of innovative Si and Ge SPADs



Goals : reducing the noise-to-signal ratio (suppression of dark current) and improving efficiency of quenching

Problem : TCAD methods are not able to address predictive calculations

Methods : Monte-Carlo and full-band quantum transport simulations (NEGF)

11

CAPACITES : Parallel Computing for Time- and Safety-Critical Applications



- Critical control functions (flight commands, braking)
- ADAS : Advanced Driver Assistance System

Hard real-time control systems :


read sensors
think...quickly!
write to actuators

Methods and tools for an automatic design flow (from Simulink-like specifications)

Needs:
high computing power,
low power consumption,
low-latency input-deterministic processing times,
dependability.

- Modeling, simulation, and **timing** analysis
- Evolutions of the HW

Manycore platform (HW+SW)



12

System-Level Safety and Security

On the SW side (security, binary code) :

- Robustness analysis with formal methods
- Vulnerability to Side-Channels Attacks
- Automatic Hardening in the compilation flow

On the HW side :



- Circuit Built-In Self Test (safety)
- HW Implementation of cryptographic primitives

HW/SW Interface :

- SW measures against laser attacks
- Security for non-volatile memories

```

0049f64 < .do_global_ctors_aux:
0049f64: 55          push   %ebp
0049f65: 89 e5      mov    %esp,%ebp
0049f67: 53        push   %ebx
0049f68: 8b bc 06 04 08 00  mov    %ebx,0x8048b0c,%ebx
0049f6d: 83 3d 06 04 08 ff  cmpl   $0x8048b0c,%ebx
0049f74: 74 0e      jle    .+0x2e
0049f6e: 89 f6      mov    %esi,%esi
0049f68: 89 03      mov    (%ebx),%eax
0049f6a: f1 05      call  *%eax
0049f6c: 83 c3 fc  add    $0xffffffff,%ebx
0049f6f: 83 3b ff  cmpl   $0xffffffff,%ebx
0049f72: 75 f4      jne    .+0x26
0049f74: 8b 5d fc  mov    -0x4(%ebp),%ebx
0049f77: 89 ec      mov    %ebp,%esp
0049f79: 5d        pop    %ebp
0049f7a: c3        ret
0049f7b: 99
    
```






ETAPE 1 - lecture de l'identifiant du circuit intégré par analyse du rayonnement électromagnétique


ETAPE 2 vérification de l'identifiant envoyé par le circuit intégré

13


Built-In Self-Test Solutions for Integrated Systems



- RF transceivers with self-testing and self-healing capabilities during their entire lifetime
- On-chip embedded test instruments (ETIs) for self-test




On-chip fault-tolerant AI for self-healing and self-testing



Dynamic Built-In Self-Test architecture for stereo audio 18-bit ΣΔ ADC. Fully digital BIST IP:

- Signal generation
- Response evaluation
- Control with a standard SPI access




40nm CMOS

Experimental results on 112 ADCs

14

Securing Mixed Analog and Digital IPs/ICs

Securing mixed analog and digital IPs/ICs




- Lifetime security of analog IP/IC (design to deployment)
- Security threats addressed: piracy, counterfeiting, reverse engineering, hardware trojans
- Under development:
 - Locking (functionality protected by a secret key)
 - Structural obfuscation (deceptive reverse-engineered layout)
 - Authentication (unique ID for a chip)


MixLock: Locking M-S ICs via Logic Locking of the Digital Part DATE'19 (to appear)

15

Design, and characterization of TRNGs and PUFs



Automatic testbench for PUF characterisation
 LeCroy oscilloscope, remotely controlled power supply and clock generator
 Dedicated motherboard for 6 modules
 • Keysight CMU200 200 MHz ADC (20 available modules)
 • Keysight CMU200 400 MHz ADC (20 available modules)
 • Altera F10K10K 10K gate array (10 available modules)
 • Register drying oven -20°C / +150°C



Remote locking/unlocking of IPs/ICs (HW licences)

Partners (non-exhaustive list...)

The image displays a grid of logos for various partners. The logos are arranged in several rows. The first row includes NXP, THALES, EPFL, and ICALPS. The second row includes AIRBUS, eurocopter, ARMINES, DASSAULT AVIATION, and Inria. The third row includes KALRAY, ccea, ST, life.augmented, IDEMIA StarChip, and a logo with 'ic' and 'm'. The fourth row includes DOLPHIN INNOVATION, Pro bayes, RTaW, SAFRAN, ANR, DGE, DIRECTION GÉNÉRALE, INDES TISSEMENT, and a logo with 'i' and 'f'. The fifth row includes Parrot, SEQUANS, COCO, ccea, leti, Université de Limoges, IPB INSTITUT NATIONAL DE RECHERCHE EN INFORMATIQUE FONDAMENTALE, Qualtera, and Virtual Open Systems. A small number '16' is located in the bottom left corner of the slide.

GdR SoC²

System On Chip, Systèmes embarqués et Objets Connectés



d. Pré-annonce Hackathon du 1er concours national RISC-V (Thales – GdR SOC² – CNFM)



1st national RISC-V student contest

Sponsored by Thales, the GDR SoC2 and the CNFM

FPGA optimisation of the ARIANE (CVA6) RISC-V core

Call for interest and supervising advisers

At this stage, the organizers are surveying the interest of advisers (usually a teacher, assistant professor, professor...) and schools/universities motivated to recruit and supervise student teams for this contest. The deadline for your answer is **September 11th, 2020**.

This contest could fit well in the list of the M2 study projects you will present to your students for this new school year. If your students' answers come after September 11th, please give feedback on your willingness to promote such a project.

The text below is a draft for the next version that will target students.

You are students and like new challenges.

You are interested in computing architectures and want to participate in the design of the future European RISC-V embedded processors

Then join this contest and win up to € 5,000!

Context

Thales is a world leader for mission critical information systems for the security, defense, aerospace and ground transportation domains. It employs 80,000 people worldwide distributed in 68 countries. Today, Thales Research & Technology France, together with the GDR SoC2 and the CNFM, are proud to announce the co-organization of the 1st national RISC-V student contest in France on the FPGA optimisation of the ARIANE RISC-V core.

RISC-V is a recent open-source ISA that is gaining every day more attraction. From this ISA, ETH Zürich has designed a mid-range application core named **ARIANE**. It has the capacity to execute rich operating systems and integrates an MMU function and several privilege levels. More recently, an organization named **OpenHW Group** has been created with the

ambition to design industrial-grade RISC-V processors. It has integrated the ARIANE core as its new application core under the name **CVA6**.

ARIANE was primarily designed for ASIC targets, i.e. ICs that are synthesized over standard cells. Although the ARIANE source code can be compiled to FPGA matrices, e.g. for prototyping, further optimizations and smart architectural evolutions need to be brought to the design to increase its performance on FPGA targets. That is the focus of this student contest targeting French universities and engineering schools.

Targeted participants

You are a team of 1 to 4 students:

- 1 to 4 **M2 students**
- 0 or 1 PhD student who started their curriculum in 2020 or 2021
- Registered in a **French engineering school or university**
- Coached by a supervising adviser (usually a teacher, assistant professor, professor...)

You have the following skills or will get them:

- Digital electronics
- HDL languages
- Digital simulation
- Computing architecture
- Embedded programming

The timeline of the contest should make it a good fit for your last-year university/school project.

If your university/school has a partnership with another university/school in France and Europe (e.g. ERASMUS program), your team members can be from these partner institutions.

Description of the contest

Inputs

Thales will prepare a kit to help you:

- A testbench to simulate the **CVA6**;
- The parameters of the **CVA6** core to consider;
- A BSP;
- A reference design to run the **CVA6** core on an FPGA development board and the port of CoreMark.

The **CVA6** core will be obtained from the OpenHW Group GitHub repository.

You will get support from the university/school and coaching from your adviser. The organizers (Thales, GdR SoC2, CNFM) will remain in contact with your adviser.

Prerequisites

Most parts of the CVA6 are written in **SystemVerilog**, a language widely adopted by the industry. You will have to use this language. To be confirmed soon: an online course will be made available by the CNFM for students who have followed a VHDL curriculum.

The **FPGA development board** selected for this context will likely be the Digilent Genesys 2 (yet to be confirmed). Your adviser will help you to get one to validate your results after simulation verifications.

A digital simulator will be needed. Thales will provide scripts for **Mentor Questa**. Other simulators can be used (without Thales support). Thales will support **Xilinx Vivado** for the synthesis.

Work to perform and constraints

You shall increase the **maximal frequency** and/or the **CoreMark** score of the CVA6 core on the FPGA matrix of the selected development board. The modifications shall not increase more than 20% the initial **core size**.

You may perform local (e.g. reduce a critical path) or global optimizations (e.g. modify the pipeline, predictors...) in the core to increase the core performance.

Your creativity should prevail as long as:

- The **programming model** is not impacted, i.e. an existing binary running on the reference implementation shall still run on the optimized implementation.
- The following features are not removed (but may be optimized): MMU, floating-point operations, caches.

The resulting design shall still simulate correctly and execute correctly on the FPGA board, based on the kit provided by Thales.

Outputs

You shall provide:

- A report of maximum 30 pages
- A 20-slides PowerPoint presentation
- A link to your new source code uploaded on GitHub (under Apache 2.0 or Solderpad 2.0 licenses)
- The reports from the CAD tools that justify the results presented in the report.

A demonstrator with the FPGA board will be presented in front of the jury. It will highlight the performance increase.

Contributions to the OpenHW Group

Thales will promote some of the student open-source contributions to the OpenHW Group.

Prizes and jury's criteria

To be eligible for the final selection, your solution must work on the FPGA board and provide the correct results.

The jury will then rank the results based on:

- Frequency increase (5 points /20)
- CoreMark score increase per MHz (7 points /20)
- Limited increase (or even better decrease) of FPGA resources (4 points /20)
- Elegance of the solution (low impact on the original source code) (4 points /20)

Thales will award € 5,000 to the winning team and € 2,000 to the second best team (to be shared among the team).

Final selected teams will be given the opportunity to present their results at an event organized by Thales and/or GdR SoC 2.

Abbreviations

ASIC	Application-Specific Integrated Circuit
BSP	Board Support Package
CAD	Computer-Aided Design
FPGA	Field-Programmable Gate Array
HDL	Hardware Description Language
IC	Integrated Circuit
ISA	Instruction Set Architecture
OS	Operating System
RISC	Reduction Instruction Set Computer
M2	Master 2
MMU	Memory Management Unit
TBC	To be confirmed

Internal organisation

Proposed timeline

	Thales	GdR SoC2	CNFM	Teams and universities/schools
Before September 11th, 2020	Advertise the contest		Negotiations with vendors (online course, CAD tools, boards)	By Sept 11th, provide feedback to the organization team
September 25th, 2020	Decide to launch the contest if there are enough teams and no showstopper pops up. Communicate the decision.			
Until October 16th, 2020				The teams and their advisers can anticipate the contest: gaining knowledge on SystemVerilog, RISC-V and CVA6 (no support from the organizers)
October 18th, 2020*	Deliver the kit for simulation and synthesis, provide guidelines			
December 7th, 2020	Deliver the kit for board-level development: reference design, BSP, CoreMark port.			
October-April	Level 2 support (fix bugs in the kits...)			Run the project. Advisers provide level 1 support to the student team.
April 23rd, 2021*				Deadline to submit results (reports, source code...)
After April 23rd, 2021		Assess results		
	Ranking			
June 2021 (TBC)	Final event: prize announcement, presentation by the winning team			

To fit with your university/school calendar, you can actually start the project then deliver your results at any date in the [October 18th, 2020 – April 23rd, 2021] time window.

Next steps

Feedback expected from university/schools before **September 11th, 2020** on:

- Expected number of student teams
- Recommended adaptations to the contest as presented here
- Expected risks and difficulties

Contacts

Thales Research and Technology	Jérôme Quévremont	jerome.quevremont@thalesgroup.com
GdR SoC2	Sébastien Pillement	sebastien.pillement@univ-nantes.fr
CNFM (LIRMM)	Pascal Benoît	pascal.benoit@lirmm.fr



6.7. Contribution du GdR SOC² aux réflexions sur la proposition de LPPR

a. Synthèse des propositions du GdR SOC²

**Réflexion sur la proposition de loi de programmation
pluriannuelle de la recherche**

**Contribution du GdR CNRS 2995 SOC2
Synthèse de propositions**

Financement des projets, des programmes, des laboratoires et des équipements

Depuis les années 2000, les laboratoires de recherche ont expérimenté intensément le mode de gestion de financement par projet sur des appels compétitifs. Si bien que, dans certains laboratoires, à l'heure actuelle, la dotation institutionnelle ne correspond plus qu'à 2-3% du budget hors salaire. C'est donc un mode de financement qui n'est pas incompatible avec une certaine typologie de la recherche, celle basée principalement sur des relations partenariales industrielles par exemple.

Néanmoins, ce mode de gestion présente des aspects identifiés comme non satisfaisants : le montage de projets, leur rédaction, les expertises requises et leur suivi sont souvent réalisés par les mêmes chercheurs dont le temps et les compétences sont ainsi détournés du cœur de métier pour "se transformer" en gestionnaire, évaluateurs, ... Les conséquences sont identifiées selon plusieurs catégories :

- (1) les collègues ITA/ BIATSS sont amenés à encadrer des travaux de recherche bien au-delà de leurs missions statutaires,
- (2) la structuration des équipes se transforme peu à peu selon un schéma par "spécialisation des individus" (exemple : rédiger les projets, gérer les projets, faire la science, encadrer les travaux de thèse et/ou post-doc),
- (3) les efforts sont quantifiés pour répondre aux "indicateurs" d'évaluation (de l'HCERES ou de l'ANR par exemple)
- (4) les financements s'avèrent de plus en plus individuels, alors que le paysage de la recherche française n'est pas conçu ainsi.

Même si ce mode de fonctionnement n'est pas à proscrire, certaines améliorations/évolutions peuvent être envisagées :

- S'agissant des projets nationaux : un projet ANR en phase 2 à l'année N et non retenu pour un financement devrait être automatiquement en phase 2 à l'année N+1 pour avoir une seconde chance, s'il y a prise en compte des retours de l'expertise réalisée en année N.
- Minimiser le nombre de "guichets" disponibles – actuellement, les appels à projets se multiplient à tous les niveaux (établissements, sites, départements, régions, national, européen) avec un morcellement des crédits disponibles et une perte d'efficacité.
- Un meilleur suivi des retombées des projets, et du devenir des projets financés dans le reste de leur vie (à l'Europe, etc.) sur le modèle de la DFG en Allemagne pour laquelle, une bonne évaluation (selon une barre établie par le chercheur avec ses propres critères) à la fin d'un projet conduit à un refinancement pour une suite identifiée en début de projet.
- Assurer le financement d'un continuum de typologies de projets de recherche, de l'amont individuel à l'aval collaboratif. Actuellement le pilotage de la recherche par défis sociétaux favorise les projets à forts TRL et mène à une perte de capacité de faire le ressourcement scientifique. L'ANR se doit d'être plus amont en finançant des projets à risque / fort potentiel.

De plus, le mode de financement par projet ne permet pas de prévoir un fonctionnement de la recherche à long terme (avec prise de risque). C'est la raison pour laquelle une meilleure prise en compte du mode de financement récurrent doit être envisagée. Plusieurs pistes de mises en œuvre sont proposées :

- Une dotation minimale par chercheur de l'ordre de 2k€/an versée directement au chercheur ou au DU permettant une autonomie pour (par exemple) mettre en place des réunions de montage de projets.
- Un financement récurrent accru des unités de recherche auxquelles il convient de (re)-faire confiance, pour leur permettre de mener une vraie politique de recherche scientifique. En effet, les laboratoires sont au bon niveau de granularité pour définir leurs objectifs scientifiques, lever les fonds, de manière efficace.
 - Pour contribuer à l'efficacité, une instance d'évaluation telle que HCERES peut aider à la définition des axes stratégiques des unités, et la mise en place d'un conseil comportant des membres externes (tutelles, industriels) peut aider dans le suivi des indicateurs. Dans ce cas se pose le problème des indicateurs et critères d'évaluation individuels qui sont toujours difficiles à mettre en place même si certaines communautés sont, semble-t-il prêtes pour jouer le jeu des objectifs/bilan individuel.
 - Ce soutien financier supplémentaire pourrait être récupéré par une redistribution des soutiens à la recherche, dont une partie non-négligeable sert actuellement à l'évaluation des projets et au suivi administratif et scientifique des projets labellisés.
- Le financement récurrent de GdR, dont les missions pourraient évoluer, pour aller vers le concept de "laboratoire hors les murs" permettant une stratégie de recherche globale et à long terme pour une communauté, dans le but de pérenniser des consortiums sur des temps longs.
- La structuration de la recherche au niveau national pour les thématiques stabilisées à l'instar des centres de recherche allemands.

Enfin, il convient d'améliorer la flexibilité d'utilisation des moyens. La conduite d'un projet financé est actuellement très handicapée par la lourdeur administrative et notamment la coloration et la péremption des crédits. Le contrôle de la gestion des crédits de recherche nécessite un travail considérable et laisse peu de place pour l'évaluation et la valorisation des résultats de recherche. Cette agilité financière permettrait de plus de s'adapter aux évolutions des aspects scientifiques, et d'être plus réactif et efficace sur le recrutement au niveau international notamment.

Attractivité des carrières et des métiers scientifiques

L'attractivité des carrières et des métiers scientifiques s'est dégradée depuis de nombreuses années, sur le plan salarial mais également sur le plan des charges d'enseignement (pour les enseignants-chercheurs) et administratives, notamment en comparaison par rapport aux carrières à l'étranger. A titre d'exemple, la charge d'enseignement de 192 heures équivalentes TD est bien supérieure à celle des collègues étrangers (en Europe, 70h présentielle semble être une norme), est dépassée de manière quasi-systématique, et conduit nécessairement à des difficultés à mener l'ensemble des missions confiées à un enseignant-chercheur. Si une restructuration de la comptabilité de la charge d'enseignement peut s'envisager, il serait au moins souhaitable d'appliquer le décret de 2009 sur la modulation de service afin de "valoriser l'ensemble des activités menées par un enseignant-chercheur (enseignement, recherche, suivi de stage, accompagnement pédagogique des étudiants, tutorat, valorisation de la recherche, coopération internationale, diffusion de la culture scientifique...)".

Enfin, la valorisation de l'ensemble des missions d'enseignants-chercheurs, notamment dans le cadre du suivi de carrière et des avancements de grade, est encore très axée sur la recherche – l'implication dans les charges administratives (lourde prise de responsabilités par exemple) et/ou pédagogiques ne permettent que trop rarement de compenser des lacunes au niveau recherche dans le dossier d'un enseignant-chercheur.

Quelques propositions d'actions en faveur de l'attractivité de la carrière d'enseignant-chercheurs :

- Les personnels impliqués dans le montage de projets d'envergure (ANR, FUI, Europe) qui obtiennent un financement, devraient pouvoir obtenir une prime financière en conséquence qui ne soit pas financée sur le budget du projet en question.
- Le début de carrière devrait systématiquement s'accompagner de moyens financiers permettant de lancer une activité de recherche.
- L'instauration du droit de demander des années sabbatiques récurrentes et systématiques. De tels dispositifs favorisent l'efficacité, la pertinence et le renouvellement tant sur le plan de la recherche que sur celui de l'enseignement. De telles périodes sans enseignements permettent de se concentrer sur un projet de recherche, de se ressourcer scientifiquement sur un projet de recherche à haut risque, de faire une mobilité (nationale ou internationale), ou de travailler dans une entreprise. L'impact sur la qualité de l'enseignement, le rayonnement international et les liens avec le monde socio-économique ne pourrait être que positif.

Plus généralement, concernant le statut de fonctionnaire, une réflexion serait à conduire pour permettre plus de flexibilité (par exemple la modulation de service ou l'évolution des carrières). De même, le processus de recrutement sur des postes d'enseignant-chercheur ou de chercheur devrait nécessairement inclure des entretiens avec les services compétents en ressources humaines.

Innovation et recherche partenariale

En France, contrairement à d'autres pays européens, les industriels (notamment les PME) sont très peu tournés vers le monde académique pourtant demandeur et capable d'apporter des réponses efficaces à leurs problématiques. Il s'agit d'une certaine méconnaissance des activités de recherche académique (les instruments de communication académiques ont certes progressé mais il faut amplifier les messages), et surtout d'une faible incitation politique (en dépit de la mise en place de dispositifs tels que CIR, CICE, ..) à se mettre en relation avec les acteurs de la recherche. En effet, les Crédits d'Impôt Recherche et d'Impôt Compétitivité Entreprise ne nécessitent pas de connexion particulière entre les industriels et les académiques ; c'est dommage et une occasion manquée pour la recherche et le transfert technologique.

Comment mieux connecter la recherche académique et la recherche industrielle ? L'enjeu est réellement de changer la vision des industriels sur la recherche académique. L'exemple du programme Nano 20XX avec STMicroelectronics va dans le bon sens en incitant les industriels à initier des travaux de recherche avec des laboratoires. Co-construire une relation pérenne avec un industriel demande un effort considérable, et ce type d'instrument est de nature à faciliter et valoriser ce travail. La temporalité est aussi à revoir : cette mesure, qui vient avec l'agilité financière possible mentionné plus haut, permettrait aussi aux laboratoires d'adapter les durées d'interventions sur des projets plus court qu'une thèse par exemple. Il est souvent difficile pour une PME de s'engager sur des projets de 3 ans.

Pour aller plus loin, il serait judicieux de construire de vraies structures intégrées – en étendant le principe des laboratoires communs à la partie formation (continue et initiale), cela pourrait inscrire les unités mixtes de recherche dans un cercle vertueux formation – recherche – transfert – rayonnement. Cet esprit peut se trouver dans certains IRT, mais c'est loin d'être le cas pour tous car le fonctionnement des IRT est extrêmement hétérogène sur l'ensemble du territoire. De manière générale, les IRT et les pôles de compétitivité réservent peu de place pour les académiques. L'implication des industriels dans les laboratoires et dans les établissements d'enseignement supérieur pourrait s'amplifier en s'appuyant sur ces structures et sur les chaires industrielles portant sur des problématiques de recherche étroitement liées aux besoins industriels. Inciter les industriels à inclure des académiques dans leurs instances/conseils pourrait également favoriser les échanges et les connexions.

Par contre, de multiples instruments de recherche partenariale existent à toutes les échelles (comme pour les "guichets" pour la recherche académique), et les missions des services de valorisation (SATT ou autre) sont actuellement trop disparates pour mener avec efficacité une réelle politique de valorisation à l'échelle locale (régionale). Pour ne donner qu'un seul exemple très parlant, concernant la propriété intellectuelle, le dispositif actuel fonctionne relativement mal pour les UMR CNRS. La raison principale est le coût associé au dépôt, au maintien et à la défense d'un portefeuille de brevets, qui ne peut pas être assumé par les instances locales (SATT) à budget limité, ni même par l'instance nationale (CNRS) dont les résultats de recherche sont plutôt amont et nécessite de lourds moyens pour porter les résultats à maturation et en tirer bénéfice

financièrement. Le morcellement (voire la mise en concurrence) des différentes instances étatiques de recherche (CNRS, CEA, INRIA, INRA, INSERM ...) met clairement en difficulté ces instances qui focalisent sur la recherche fondamentale, par rapport à celles qui focalisent sur la recherche plus appliquée. Il serait souhaitable de mieux structurer et mutualiser les efforts de protection de propriété intellectuelle de la recherche nationale ; et valoriser les brevets comme production scientifique à part entière.

GdR SoC²

System On Chip, Systèmes embarqués et Objets Connectés



b. Restitution des réflexions du GdR SOC² sur la proposition LPPR



SOC² System On Chip
Systèmes embarqués
 et **O**bjets **C**onnectés

Loi de programmation pluriannuelle de la recherche







LPPR – cadre

- Sollicitation des unités de recherche CNRS
- de contribuer à la réflexion engagée par trois groupes de travail
- chargés par la Ministre de l'Enseignement supérieur, de la Recherche et de l'Innovation
- de préparer des propositions en prévision de la future **loi de programmation pluriannuelle de la recherche**


 GDR SOC² – System On Chip, Systèmes embarqués et Objets Connectés 2 <http://www.gdr-soc.cnrs.fr>

LPPR et SOC²

- Notre heure "gilet jaune" ?


 C'est jaune, c'est moche, ça ne va avec rien, mais ça peut vous sauver la vie.


 GDR SOC² – System On Chip, Systèmes embarqués et Objets Connectés 3 <http://www.gdr-soc.cnrs.fr>

LPPR – contribution du GdR SOC²

- Echanges au sein du comité stratégique du GdR SOC² en avril 2019
- Soumission des réflexions début mai 2019
- Intégration dans divers documents du CNRS




 GDR SOC² – System On Chip, Systèmes embarqués et Objets Connectés 4 <http://www.gdr-soc.cnrs.fr>

Thèmes de réflexion


- recherche sur projet, financement compétitif et financement des laboratoires
- attractivité des emplois et des carrières scientifiques
- innovation et recherche partenariale


 GDR SOC² – System On Chip, Systèmes embarqués et Objets Connectés 5 <http://www.gdr-soc.cnrs.fr>

Financement

- Financement des projets, des programmes, des laboratoires et des équipements
 - Depuis les années 2000 : de plus en plus de financement par projet sur appels compétitifs
 - Dotation institutionnelle des laboratoires <10%
 - Temps et énergie consacrés au montage, rédaction, expertise, suivi des projets
 - Explosion du nombre de guichets, appels
 - Conséquences
 - Évolution des missions des ITA/BIATSS
 - Répartition des rôles au sein des équipes
 - Efforts vont vers les indicateurs d'évaluation
 - Financements de plus en plus individuels


 GDR SOC² – System On Chip, Systèmes embarqués et Objets Connectés 6 <http://www.gdr-soc.cnrs.fr>



- ### Propositions
- Minimiser le nombre de guichets !
 - Projet ANR en phase 2 de l'année N et non-retenu accède directement à la phase 2 à l'année N+1
 - Meilleur suivi des retombées des projets
 - Financement d'un continuum de typologies de projets de recherche (amont individuel à aval collaboratif) - le pilotage de la recherche par défis sociétaux favorise les projets à fort TRL
 - Financement récurrent des UR pour une vraie politique de recherche scientifique
 - Augmenter le financement récurrent des GdR pour aller vers des "laboratoires hors les murs"
 - Améliorer la flexibilité d'utilisation des moyens
- GDR SOC² - System On Chip, Systèmes embarqués et Objets Connectés 8 <http://www.gdr-soc.cnrs.fr>



- ### Propositions
- Primes financières pour les personnels impliqués dans le montage de projets d'envergure
 - Début de carrière accompagné de moyens financiers permettant de lancer une activité de recherche
 - Droit à des années sabbatiques récurrentes et systématiques pour
 - Se concentrer sur un projet de recherche
 - Se ressourcer scientifiquement (travailler sur un projet à haut risque)
 - Faire une mobilité (nationale et internationale)
 - Travailler dans une entreprise
 - Plus de flexibilité (modulation de service, évolution des carrières)
- GDR SOC² - System On Chip, Systèmes embarqués et Objets Connectés 10 <http://www.gdr-soc.cnrs.fr>

- ### Innovation et recherche partenariale
- En France : industriels (notamment PME) très peu tournés vers le monde académique (pourtant demandeur et compétent !)
 - Méconnaissance des activités de recherche académique
 - Faible incitation politique : CIR, CICE ne nécessitent pas de connexion particulière entre les industriels et les académiques
 - L'enjeu est réellement de changer la vision des industriels sur la recherche académique
 - Missions des services de valorisation (SATT ou autre) actuellement trop disparates
- GDR SOC² - System On Chip, Systèmes embarqués et Objets Connectés 11 <http://www.gdr-soc.cnrs.fr>

- ### Propositions
- Les programme Nano 20XX avec STMicroelectronics est un exemple qui va dans le bon sens
 - Construire de vraies structures intégrées :
 - Étendre le principe des laboratoires communs à la partie formation, initiale et continue
 - Inscrire les UR dans un cercle vertueux formation - recherche - transfert - rayonnement
 - Synergie avec certains IRT - mais fonctionnement des IRT très hétérogène sur l'ensemble du territoire
 - Implication des industriels dans les laboratoires et dans les établissements d'enseignement supérieur (et vice versa)
 - mieux structurer et mutualiser les efforts de protection de propriété intellectuelle de la recherche nationale
- GDR SOC² - System On Chip, Systèmes embarqués et Objets Connectés 12 <http://www.gdr-soc.cnrs.fr>

INSIS

- 40 réponses INSIS (sur 174 au total) à la sollicitation de la direction du CNRS :
 - 37 unités de recherche / 120 = 31% des unités
 - **2 GDR**
 - 1 Fédération
- = 3536 permanents (IT et C/EC) = 36,7%
- Synthèse sur 7 pages (23 mai 2019)



UdL

- Synthèse sur 4 pages (15 mai 2019)
- Document élaboré dans le cadre de la visite de la Ministre de l'Enseignement supérieur, de la Recherche et de l'Innovation Frédérique Vidal le 15 avril à Lyon





6.8. Contribution du GdR SoC² au rapport de conjoncture du CNRS

a. Section 07

Contribution du GDR SoC² au rapport de conjoncture 2018 du CoNRS section 7

1. Les grandes avancées actuelles et les thèmes émergents/ enjeux de la discipline et quelle est sa place au sein de la société

La « *digitalisation* » de la société est sans aucun doute la quatrième révolution industrielle. Comme les précédentes, elle impacte l'ensemble de la société dans ses usages et ses attentes. De nouveaux défis sociétaux font leur apparition comme l'industrie du futur, l'e-santé, et les "*smart-cities*". Ces grands défis sociétaux ont un impact important sur la conception des systèmes embarqués (au sens électronique et informatique), supports indispensables de ce monde numérique.

La conception de ces systèmes est une thématique de recherche multidisciplinaire cruciale pour le déploiement de **l'électronique ambiante fortement contrainte par des exigences de temps de développement, de performances, de sûreté, de sécurité et d'efficacité énergétique**. Les nouveaux enjeux et nouvelles applications nécessitent aussi l'intégration, en plus du ou des cœurs de calcul, de capteurs et actionneurs innovants (comme par exemple pour l'e-santé avec des capteurs biocompatibles). On parle alors de **systèmes cyber-physiques** (CPS : *Cyber-Physical Systems*).

Enfin, cette numérisation s'appuie sur le nomadisme permettant à chacun d'accéder à un espace numérique ambiant dans lequel les accès aux informations et services sont transparents et dont le contrôle est complètement décentralisé. Ceci requiert alors des développements en communication numérique, afin de gérer les canaux de communication avec un nombre d'objets communicants dépassant plusieurs milliards. Cet ensemble distribué devra de fait s'adapter et évoluer de façon plus ou moins autonome, cette propriété s'appuyant alors sur l'intelligence artificielle. La mise en réseau de nos données pose alors la question de la sécurité et de la fiabilité de ce monde numérique distribué.

Du point de vue des systèmes matériels eux-mêmes, les principaux challenges actuels s'articulent autour de quatre préoccupations essentielles :

- l'autonomie, adaptabilité et l'**efficacité énergétique**,
- la **mise à l'échelle des performances**,
- la **prédictibilité temporelle**,
- la **résilience et la sécurité**.

1.1. Edge computing

La prise de conscience notable de la question du développement durable dans le contexte de l'informatique dans le nuage, reposant sur des centres de calcul présentant un impact carbone significatif, motive de nombreux travaux visant à augmenter l'efficacité énergétique des systèmes de calcul. Cette tendance se décline à la fois s'agissant des systèmes de calcul hautes performances (HPC) mais aussi des nœuds légers tels que prônés par le "**edge computing**". Dans de nombreux domaines d'application, la quantité de données produites ne cesse de croître, ce qui pose alors des

questionnements sur les traitements de celles-ci, non seulement sur les types de traitement à réaliser, mais également sur la localisation de ces traitements. Si un traitement centralisé peut avoir du sens lorsque le volume de données est maîtrisé, il n'est plus tenable lorsque la quantité de données produites par les capteurs distribués augmente fortement (cas de l'IoT). Il faut alors envisager des **traitements au plus proche de la source des données** pour ne faire remonter vers un point centralisé que des informations sémantiques utiles à une prise de décision ou à un traitement global.

C'est dans ce contexte que le concept du "**edge computing**" et du "**near-sensor computing**" se développe et tente de répondre à cette problématique. Elle n'est pas nouvelle pour certains domaines : on citera par exemple le cas des prétraitements d'images réalisés par des rétines afin de soulager le processeur de certains travaux fastidieux et consommateurs de puissance de calcul. Toutefois, les challenges liés à cette distribution des traitements sont nombreux puisqu'il s'agit de trouver le bon compromis entre la localisation des traitements et le coût des communications. Une autre approche pour améliorer l'efficacité énergétique s'appuie sur les évolutions technologiques, et notamment l'apparition des mémoires non-volatiles. Ainsi, basé sur l'utilisation de ces technologies et sur la création de systèmes de récolte de l'énergie ambiante (*harvesting*) il est possible de créer des objets autonomes en énergie, voire ne s'allumant que lorsque l'on en a besoin – il s'agit des concepts de **normally-off computing**, ou de **transient computing**. Ces concepts nécessitent, hormis de nouvelles approches architecturale et technologique, des travaux sur les méthodologies de gestion de ces architectures et notamment des systèmes d'exploitation adaptés prenant en compte cette intermittence de calcul.

1.2. Intelligence artificielle

Un des premiers domaines à adresser est celui du "**Machine Learning**" dont non seulement l'entraînement mais également l'inférence sont particulièrement exigeants en terme calculatoire. L'effervescence des recherches autour de l'intelligence artificielle et l'apparition de nombreux réseaux de neurones présentant des caractéristiques et des objectifs différents auront un impact important sur la conception des systèmes cyber-physiques. Ainsi, les réseaux de neurones profonds, les réseaux convolutifs ou les réseaux génératifs, pour ne citer que ceux-là, nécessitent des outils, méthodes et architectures spécifiques pour une implémentation efficace. Les travaux concernent souvent la proposition de solutions innovantes, reposant sur des solutions matérielles (*in-memory computing*, architectures *manycores*) ou logicielles à travers de nouvelles approches de gestion en ligne (*runtime*) ou de compilation. Les supports de calcul sont systématiquement parallèles et d'un niveau de complexité important. Cela rend difficile la question de la prédictibilité temporelle, et donc de leur exploitation efficace dans les systèmes critiques. Des travaux sont donc menés à différents niveaux (compilation, microarchitecture, analyse statique, ordonnancement des calculs et des accès mémoires) pour maîtriser les performances au pire cas ou en temps moyen. Enfin, on note un engouement particulier s'agissant de l'exploitation de nouvelles technologies de fabrication (mémoires non volatiles notamment) dans le contexte de la réalisation de systèmes matériels, généralistes (insertion de mémoires non volatiles dans la hiérarchie mémoire d'ordinateurs) ou spécifiques (architectures neuromorphiques par exemple).

1.3. Sécurité

D'un point de vue plus global, l'ensemble des travaux ci-dessus devront prendre en compte des contraintes de sécurité et de fiabilité. La sécurité est un enjeu majeur avec de nouvelles problématiques, notamment pour l'IoT. Ainsi tous les éléments de l'espace numérique devront être protégés contre des menaces extérieures afin de protéger les données et les personnes. Ainsi, il faudra notamment envisager la réalisation efficace des nouveaux schémas de chiffrement. Dans le cadre des systèmes cyber-physiques, il conviendra de réaliser des implémentations matérielles légères, et même

ultralégères, permettant de satisfaire aux contraintes de consommation et performances des systèmes embarqués. Cette propriété de sécurité nécessite une approche holistique. Ainsi, à titre d'exemple, les travaux de recherche concernent l'identification et authentification de systèmes en déployant des solutions matérielles de confiance, l'intégrité et la confidentialité des données par des solutions compatibles avec les besoins énergétiques actuels, l'analyse sécuritaire (attaques et contremesures). Des travaux amonts sont à considérer notamment sur la cryptographie homomorphe, qui permet une sécurisation forte des données mais dont la complexité actuelle n'est pas compatible avec une approche embarquée. Il sera également nécessaire de concevoir des nœuds de calculs intrinsèquement sécurisés (concept de "*secured by design*"). Finalement, des outils d'évaluation ou de vérification formelle de la sécurité et de la sûreté seront requis.

1.4. Nouvelles technologies, nouveaux paradigmes

Les évolutions technologiques (photonique, spintronique, quantique, etc.) auront dans un futur proche un impact important sur la conception des systèmes cyber-physiques et il convient dès lors de s'intéresser à ces avancées technologiques afin d'anticiper de futurs changements de paradigme de calcul. En effet il est important de ne pas dissocier les paradigmes de calcul avec l'évolution actuelle des technologies, l'un étant indissociable de l'autre. Plusieurs axes de recherche sont à développer autour de la cryptographie post-quantique, du calcul quantique, d'architectures neuro-inspirées, d'architectures de processeurs résilients, la prise en compte de nouvelles mémoires pour les systèmes embarqués etc. Il est donc indispensable de favoriser les liens entre technologies et nouveaux paradigmes de calcul pour relever les défis des systèmes ambiants de demain.

2. Place de la France dans le contexte de la recherche mondiale

L'avènement des objets connectés et des approches « matériel libre » (à l'instar du jeu d'instructions libre de processeur RISC-V) ouvrent de grandes opportunités pour la recherche en France et la conception des objets connectés en particulier. En effet, la France possède une industrie et une recherche riches et foisonnantes avec des leaders mondiaux (Thales, ST, Airbus, Valeo, etc.) qui portent notamment la création d'une filière stratégique dédiée à l'électronique. Ainsi le projet européen ECSEL CPL ou le projet Nano2022 visent à asseoir à l'international, les avancées Françaises en matière d'électronique et d'architecture, mais aussi de conception des systèmes cyber-physiques.

Les recherches et les laboratoires impliqués dans cette thématique sont organisés depuis très longtemps au sein du GdR SoC². Le domaine couvert par le GdR est traditionnellement considéré comme un domaine fortement interdisciplinaire entre les aspects matériels et logiciels, interdisciplinarité indispensable à la conception des systèmes cyber-physiques. Le GdR SoC² occupe ainsi une position originale à l'interface entre les communautés électronique, physique et informatique, et donc à l'interface entre les Instituts INSIS, qui est son rattachement principal, et INS2I du CNRS. Au CoNRS, ses membres sont principalement rattachés aux sections 7 et 8.

GdR SoC²

System On Chip, Systèmes embarqués et Objets Connectés



b. Section 08

Contribution du GDR SoC² au rapport de conjoncture 2018 du CoNRS section 8

1. Les grandes avancées actuelles et les thèmes émergents / enjeux de la discipline et quelle est sa place au sein de la société

La "*digitalisation*" de la société est sans aucun doute la quatrième révolution industrielle. Comme les précédentes, elle impacte l'ensemble de la société dans ses usages et ses attentes. De nouveaux défis sociétaux font leur apparition comme l'industrie du futur, l'e-santé, et les "*smart-cities*". Ces grands défis sociétaux ont un impact majeur sur la conception des systèmes embarqués (au sens électronique et informatique), supports indispensables de ce monde numérique.

La conception de ces systèmes est une thématique de recherche multidisciplinaire cruciale pour le déploiement de **l'électronique ambiante fortement contrainte par des exigences de temps de développement, de performances – en tout premier lieu l'efficacité énergétique, de sûreté et de sécurité**. Les nouveaux enjeux et nouvelles applications nécessitent aussi l'intégration, en plus du ou des cœurs de calcul, de capteurs et actionneurs innovants (comme par exemple pour l'e-santé avec des capteurs biocompatibles). On parle alors de **systèmes cyber-physiques** (CPS : *Cyber-Physical Systems*).

Enfin, cette numérisation s'appuie sur le nomadisme permettant à chacun d'accéder à un espace numérique ambiant dans lequel les accès aux informations et services sont transparents et dont le contrôle est complètement décentralisé et sécurisé. Ceci requiert alors des développements en communication numérique, afin de gérer les canaux de communication avec un nombre d'objets communicants dépassant plusieurs milliards. Cet ensemble distribué devra de fait s'adapter et évoluer de façon plus ou moins autonome, cette propriété s'appuyant alors sur l'intelligence artificielle. La mise en réseau de nos données pose alors la question de la sécurité et de la fiabilité de ce monde numérique distribué.

Du point de vue des systèmes matériels eux-mêmes, les principaux challenges actuels s'articulent autour de quatre préoccupations essentielles :

- **l'efficacité énergétique**, l'autonomie et adaptabilité,
- **l'amélioration des performances** pour suivre les besoins toujours croissants des applications,
- la construction de support matériel pour **l'intelligence artificielle**,
- la **résilience et la sécurité**.

1.1. Edge computing

La volonté de réduire l'impact énergétique et carbone des centres de calcul conduit à repenser la localisation des traitements et à réduire la quantité de données transférées depuis le capteur jusque dans le cloud. Dans ce contexte, le paradigme du "edge-computing" (calcul proche capteur) répond à cette problématique puisqu'il propose de placer des traitements de données au plus proche du capteur afin d'extraire des informations pertinentes qui seront alors renvoyées vers les centres de calcul situés dans le cloud. Les challenges scientifiques de ce domaine concernent alors tous les niveaux de conception des capteurs et du calcul associé.

On citera par exemple l'utilisation de technologies qualifiées émergentes telles que les mémoires non-volatiles, qui atteignent pour certaines un niveau de maturité qui autorise leur exploitation dans divers types d'architectures de calculs. Ces composants mémoire permettant de conserver des données ou des états de calcul, tout en étant majoritairement en mode ultra faible consommation ("normally-off" ou "transient" computing). De par leur caractère non-volatile, le système de calcul est capable de se réveiller et de se mettre en veille de manière quasi-instantanée et transparente, pour une meilleure efficacité énergétique. Les enjeux consistent ainsi en la réduction du temps et de l'énergie d'écriture et de lecture, et en l'endurance (nombre de cycles d'écriture).

On assiste également à l'émergence de solutions technologiques hybrides mémoire centrale / mémoire de stockage vouées à prendre place dans des architectures de calculateurs conventionnels (calcul intensif, datacenter) alors que plusieurs démonstrateurs technologiques soulignent également l'intérêt de l'hybridation technologique – la coexistence de ces mémoires émergentes et de mémoires conventionnelles au sein même des processeurs (mémoires caches, scratchpad memories).

De nouveaux paradigmes de calcul s'appuyant sur le calcul au plus proche des mémoires (logic-in-memory) demandent également une intégration plus intime d'éléments mémoire avec les composants de calcul. Les approches d'intégration hétérogène tri-dimensionnelle pour les composants mémoires intégrés dans le Back-End-Of-Line (OxRAM, MRAM) et les performances des sélecteurs (vitesse, compacité, surcoût énergétique) sont aujourd'hui largement admises mais pour lesquelles les solutions d'avenir ne sont pas encore disponibles ; d'autres approches plus prospectives telles que l'intégration de matériaux ferroélectriques dans le Front-End-Of-Line pourront autoriser des stratégies de calcul plus agressives en termes de budget performances / consommation, ainsi que des supports matériels pour l'intelligence artificielle.

On peut également citer les techniques de compression de données, dont l'objectif est d'extraire l'information utile en vue de réduire les flux de données transférés dans le réseau. L'interface numérique (conversion analogique-numérique) est également un point critique dans un contexte faible consommation, avec une exigence de grande sensibilité. On notera alors des approches avec des architectures de systèmes incluant le capteur au sein du dispositif de conversion ainsi que d'autres proposant une compression des données par des schémas d'échantillonnage non uniforme. Les techniques de distribution de calculs sont également critiques dans un contexte où les capteurs co-opèrent pour fusionner de l'information ou simplement pour la remonter au niveau supérieur.

Enfin, l'alimentation de ces capteurs est un enjeu important, et les techniques de récupération d'énergie sont essentielles pour assurer une durée de vie et / ou de fonctionnement suffisante. Finalement, l'ensemble de ces concepts nécessitent, hormis de nouvelles approches architecturale et technologique, des travaux sur les méthodologies de gestion de ces architectures et notamment des systèmes d'exploitation adaptés prenant en compte l'intermittence des calculs, la veille profonde, la récupération d'énergie et sa gestion au plus près des besoins.

1.2. Intelligence artificielle (IA)

L'intelligence artificielle, et tout particulièrement l'apprentissage automatique / statistique, est au cœur des révolutions du numérique. La complexité calculatoire relative non seulement à la phase d'entraînement mais également à l'exploitation (inférence) implique l'utilisation de ressources matérielles de calcul spécialisées (accélérateurs), avec un impact énergétique très significatif crucial aux préoccupations d'efficacité énergétique et de développement durable, notamment dans les datacenters et les systèmes relevant du « Edge Computing ». Les avancées dans le domaine des technologies émergentes combinées à l'émergence d'architectures de calculs neuromorphiques exploitant ces technologies permettent aujourd'hui d'envisager l'exploitation des technologies relevant de l'intelligence artificielle à divers niveaux et dans des enveloppes énergétiques largement réduites en comparaison des solutions actuelles.

1.3. Sécurité

La sécurité des systèmes-sur-puce complexes et hétérogènes qui équipent de plus en plus de systèmes électroniques connectés est un enjeu majeur aux nombreux verrous : efficacité des attaques physiques avec la réduction de dimensions des technologies et l'augmentation de la complexité, mise en évidence de nouveaux chemins d'attaques internes du matériel au logiciel et vice versa, sécurité vis-à-vis des moyens de tests et de correction d'erreurs, ... L'implantation matérielle efficace (consommation énergétique, sécurité, performance, surface) de nouveaux schémas de chiffrement, tels que le chiffrement homomorphe et le chiffrement post-quantique, est une problématique actuelle importante. Enfin dans le domaine des attaques par canaux cachés (analyse de consommation de puissance et / ou électromagnétique) des implémentations cryptographiques matérielles et logicielles, l'utilisation récente des techniques d'apprentissages automatiques (machine learning, deep learning) a donné de très bons résultats en termes d'efficacité même sur des implémentations sécurisées. Ces avancées ouvrent un nouveau champ de recherche sur l'exploitation de l'IA pour la sécurité des systèmes matériels.

1.4. Nouvelles technologies, nouveaux paradigmes

Les technologies émergentes micro-nanoélectroniques permettent de réaliser des fonctions de calcul (nanofils, nanotubes, SET, etc.), de mémorisation (MRAM, ReRAM, etc.) ou de communication (nanophotonique, spin, terahertz, optique visible, etc.), dont l'impact sur les futurs systèmes est attendu en termes d'efficacité énergétique, de puissance de calcul et de robustesse (fiabilité et sécurité) des SoC. Bien entendu, cette attente s'avère importante dans le cadre des paradigmes conventionnels de calcul. De façon plus prospective, ces mêmes évolutions technologiques et d'autres comme la photonique sur silicium, la spintronique ou le calcul quantique ouvrent également la voie à de nouvelles architectures basées sur des paradigmes plus en rupture.

Le déploiement de ces nouveaux paradigmes de calcul comme la logique multi niveaux, le calcul approximatif, asynchrone, neuro-inspiré, etc. s'anticipe en tirant profit des propriétés innovantes des technologies émergentes. Il s'agit alors de mener une réflexion sur les paradigmes en rupture qui entraînent des convergences calcul/mémoire, calcul/communication et mémoire/communication. Outre le recensement de ces technologies émergentes, leur degré de maturité régulièrement mis à jour est une des missions du GdR SOC2 tout comme l'anticipation de leur passage à l'échelle (celle du circuit) qui passe par la conception des modèles compacts associés et l'évaluation de leur niveau de fiabilité.

1.5. Communication haut-débit

De nos jours, les systèmes informatiques en réseau sont de plus en plus présents dans nos vies quotidiennes et les systèmes électroniques ont de plus en plus d'interactions avec le monde physique, de sorte que le monde numérique et le monde physique fusionnent pour évoluer vers des systèmes cyber physiques. Cette transformation vise à accroître la capacité d'adaptation, l'autonomie, l'efficacité, la fonctionnalité, la fiabilité et la sécurité des futurs systèmes. Le verrou est de développer des éléments matériels permettant de relier à faible coût le système d'objets connectés, d'un côté au monde physique via des capteurs, et de l'autre côté au monde numérique via des communications sans fil. La prise en compte et la gestion de la consommation orientent la conception des circuits analogiques / RF / hétérogènes vers plus de modularité et d'agilité et une plus grande intégration. Les interfaces de communication intelligentes conçues à cette fin utilisent une interaction accrue avec le monde physique (capteurs intelligents, récupération d'énergie), la connaissance du réseau, la puissance du calcul numérique (adaptation, correction) et la connaissance de l'usage auquel les données sont destinées.

Les émetteurs-récepteurs 5G devront faire preuve d'une grande flexibilité dans de nombreux aspects de conception, tels que la fréquence centrale, le filtrage et le facteur de bruit, afin de satisfaire aux spécifications tout en maintenant une faible consommation d'énergie. Les techniques de correction

numérique seront de plus en plus utilisées pour corriger les imperfections dans les circuits analogiques / mixtes et RF.

Pour réduire la consommation d'énergie, l'enjeu est de réinventer les parties communication et détection des capteurs. La partie détection consistera à n'acquérir que les données pertinentes en ajoutant de l'intelligence au capteur. Pour ce faire, il est possible de combiner des techniques de détection récentes (analogique-information et analogique-paramètre) avec un apprentissage automatique afin d'optimiser la consommation et de réduire le volume de données à transmettre. La partie communication visera à proposer de nouveaux récepteurs de réveil intelligents capables de détecter la présence du signal en plusieurs étapes afin de maximiser le temps passé en mode veille et de réduire ainsi la consommation d'énergie.

2. Place de la France dans le contexte de la recherche mondiale

La place de la France dans le contexte de la recherche mondiale relatif aux systèmes et objets connectés est tout à la fois très pertinent et tout à fait opportun. S'agissant du contexte national, notons l'importance du plan numérique français pour les systèmes électroniques d'une façon générale et en particulier de son écosystème micro/nanoélectronique qui a été largement mis en avant par le CNRS durant l'année écoulée via son "initiative microélectronique". Cet écosystème est "drainé" par deux grands industriels du secteur de classe mondiale, STMicroelectronics d'une part pour les moyens de fabrication et THALES pour l'ingénierie des systèmes. S'agissant du contexte européen, notons la prise de conscience de sa nécessaire souveraineté vis-à-vis de la puissance supposée de la convergence de l'Intelligence Artificielle (AI) et de l'Internet des objets (IOT), dont le concept est désormais appelé AIOT. Dans ce double contexte, national et européen, deux grandes exigences sont mises en avant de façon récurrente. D'une part l'efficacité énergétique, qui permet un déploiement de calcul et/ou des transferts de données à un coût énergétique minimal. Et d'autre part une co-optimisation hardware/software qui puisse répondre efficacement à l'application visée. Les paragraphes précédents ont montré combien, de par les objets qu'il manipule, le GDR SOC2 répond naturellement à ses deux exigences. En effet, la recherche de l'efficacité énergétique est une constante historique des systèmes et objets connectés sans laquelle l'alimentation en énergie s'avère un frein au déploiement d'une nouvelle application. De même, la co-optimisation hardware/software est une nécessité dont dépendent tous les systèmes embarqués et les "System On Chip", SOC en particulier. Ainsi donc, le GdR SOC2 est au cœur des problématiques de recherche de la quatrième révolution industrielle dont découleront les emplois de demain.

GdR SoC²

System On Chip, Systèmes embarqués et Objets Connectés



6.9. Préparation du GdR SOC² au rapport de prospective (réunion du 24/11/2020)


SOC² System On Chip
Systèmes embarqués
et Objets Connectés

GdR SOC² – GdR CNRS n° 2995
<http://www.gdr-soc.cnrs.fr/>

Direction :
 Ian O'Connor (INL-ECL)
 Patrick Girard (LIRMM-CNRS)
 Cristell Maneux (IMS-U. Bordeaux)
 Sébastien Pillement (IETR-U. Nantes)



 GdR SOC² – System On Chip, Systèmes embarqués et Objets Connectés 1 <http://www.gdr-soc.cnrs.fr>

Présentation du GdR

- System on Chip, Systèmes embarqués et Objets connectés**
 - Rassemblement d'une communauté (>56 laboratoires, >600 inscrits au GdR)
 - Point d'entrée pour ce **domaine de recherche**
- Spécificités du GdR SOC²**
 - Fort pourcentage de permanents enseignant-chercheurs, plusieurs équipes de petite taille
 - Domaine à forte interaction avec les acteurs du monde socio-économique
 - A l'intersection de 3 sections CNU (27-61-63) et deux instituts (INS2I-INSIS) / sections CNRS (7-8)




Nombre de permanents par laboratoire associés au GdR SOC²




 GdR SOC² – System On Chip, Systèmes embarqués et Objets Connectés 2 <http://www.gdr-soc.cnrs.fr>

Structuration thématique




 GdR SOC² – System On Chip, Systèmes embarqués et Objets Connectés 3 <http://www.gdr-soc.cnrs.fr>

Conjoncture

- Les grandes avancées et les thèmes émergents**
 - Edge computing
 - Intelligence artificielle
 - Sécurité
 - Nouvelles technologies, nouveaux paradigmes
 - Communication haut-débit
- Les challenges**
 - l'efficacité énergétique, l'autonomie et l'adaptabilité
 - l'amélioration des performances,
 - la prédictibilité temporelle,
 - le support matériel pour l'intelligence artificielle
 - la résilience et la sécurité


 GdR SOC² – System On Chip, Systèmes embarqués et Objets Connectés 4 <http://www.gdr-soc.cnrs.fr>

Thèmes de l'année

- organisation
 - Automne année N-1 : cadrage + brainstorming
 - Année N : actions d'animation
 - Hiver année N+1 : rapport bilan
- 2018 : **Near-sensor computing**
 - 2 JTs, 1 session spéciale à ISCAS 2018
- 2019 : **Intelligence artificielle et SOC²**
 - 3 JTs, transformation en axe d'animation pérenne
- 2020+2021 : **Sustainable SOC**
 - Plusieurs JTs et webinaires, d'autres en cours de préparation


 GdR SOC² – System On Chip, Systèmes embarqués et Objets Connectés 5 <http://www.gdr-soc.cnrs.fr>

Rapport de prospective

- Commande du CNRS**
 - Prospective sur les domaines couverts par le périmètre scientifique du GdR**
 - Document stratégique et important :** recommandations susceptibles d'être intégrées dans la politique scientifique du CNRS (postes, instruments, soutien, articulation avec l'Europe ...)
 - À finaliser pour fin décembre 2020**


 GdR SOC² – System On Chip, Systèmes embarqués et Objets Connectés 6 <http://www.gdr-soc.cnrs.fr>

Processus

- **Phase 1 : sondage -> structuration**
 - thématiques en émergence et à soutenir
 - thématiques existantes fortes qu'il convient de maintenir ou de renforcer
 - thématiques "en voie de disparition" au niveau recherche
- **Phase 2 : rédaction par groupes -> présentation devant un comité externe**
 - l'évolution attendue du domaine dans les 10 prochaines années (horizon 2030),
 - les défis importants et/ou émergents pour le domaine,
 - les verrous liés aux défis et les objectifs scientifiques
 - les spécificités de la recherche française
- **Phase 3 : finalisation -> rédaction des recommandations et du rapport final**

Agenda

- **Présentations des axes**
 - **11h05** : Calcul embarqué haute performance
 - **11h15** : Frontières et interfaces cyber-physiques
 - **11h25** : Sécurité et intégrité des systèmes
 - **11h35** : Objets connectés
 - **11h45** : Technologies du futur
 - **11h55** : Méthodes et outils
 - **12h05** : IA et systèmes embarqués
- **12h15 - Discussion et échange**
- **13h00 - Fin de la réunion**



Axe Calcul embarqué haute performance

Responsables:

- Sébastien Faucou, LS2N, Université de Nantes
- Abdoulaye Gamatié, LIRMM, Université de Montpellier, CNRS

Présentation de l'Axe

- **Mots-clés**
 - **calcul** : haute performance, parallèle, temps réel, prédictible, sûr
 - **logiciel embarqué** : compilation, runtime, ordonnancement, OS, hyperviseurs, AAA, HLS
 - **architecture** : micro-architecture, interconnect, accélérateurs, MPSoC, hétérogénéité, reconfiguration, autonomie, adaptabilité
- **Objectifs scientifiques (2017-2022)**
 - systèmes embarqués ultra-haute performance & ultra-basse consommation
 - calcul massivement parallèle sûr & prédictible
- **Actions d'animation récentes**
 - Techno de mémoires émergentes (NVM) & calcul intermittent
 - Architecture et jeu d'instruction RISC-V
 - Sécurité et sûreté des systèmes embarqués (collab IRT St Exupéry et Nanoelec, GDR Sécurité)

Evolution du Domaine – H2030

- **Nouvelles technologies**
 - NVM, interconnect optique, 3D-stacking
 - Accélérateurs de calcul, e.g. pour l'IA
 - Ordinateur quantique ?
- **Nouveaux paradigmes de calcul**
 - IA embarquée : calcul en mémoire, neuromorphique, ...
 - Calcul en périphérie / objets connectés / calcul intermittent
 - Calcul quantique ?
- **Evolution des usages** : acceptabilité / éthique
 - Respect de l'environnement
 - Respect du citoyen (vie privée)
 - Evolution des architectures "grand public" : RISC-V, FPGA "partout"

Défis Importants / Emergents

- **Défi technologique** : apprivoiser les paradigmes et technologies incontournables ou prometteurs
 - IA, 3D-stacking, technologie et calcul quantique
- **Défi méthodologique pour la conception** : maîtriser l'intégration des ingrédients requis pour satisfaire les besoins des systèmes de demain
 - IA : traitements de données en masse, prédictibilité
 - Efficacité énergétique
 - Autonomie et adaptabilité
- **Réponses aux attentes sociales et à la société numérique ouverte**
 - Eco-responsabilité : sobriété énergétique, impact environ.
 - Ethique, sciences ouvertes & reproductibilité

Verrous et Objectifs Scientifiques

- **Maîtriser l'hétérogénéité des systèmes**
 - Quels paradigmes/technologies de calcul retenir?
 - Comment les combiner ?
 - Rôle de l'IA (son effectivité et son exploitation dans les tâches de conception)
- **Promouvoir de systèmes éco-responsables**
 - Pérennité des systèmes
 - Efficacité énergétique
 - Ré-utilisation
- **Au niveau de l'axe : alimenter les réflexions à travers l'animation**
 - Réflexion à différentes échelles des systèmes pour relever les défis identifiés
 - Animations thématiques sur un sous-ensemble de questions, de façon croisée avec d'autres axes du GDR



Axe Frontières et interfaces cyberphysiques


- Patricia Desgreys, LTCI / Telecom Paris
- Nathalie Deltimple, IMS / Bordeaux INP
- Luc Hébrard, Univ Strasbourg

Présentation de l'Axe

- Développement d'éléments, ou de « brique de base », permettant l'interfaçage du système d'objets connectés avec
 - le monde physique via des capteurs
 - le cœur du système via des communications, notamment RF
- **Mots clés :**
 - Réseaux de capteurs
 - Systèmes AMS&RF intelligents
 - Communications RF
 - Modularité/Agilité
 - Systèmes hétérogènes
 - Packaging

Evolution du Domaine – H2030

- **évolution sera pilotée par les applications** et les systèmes plutôt que par les technologies



Evolution du Domaine – H2030

- déploiement des **Systèmes Connectés (SC)** à grande échelle et leur **utilisation à l'échelle de grands systèmes** (industrie 4.0)
 - l'intégration des systèmes apparaît donc comme une nécessité pour devenir des Cyber-SOCs
 - Gérer la complexité croissante des systèmes
- interaction axe objets connectés

Evolution du Domaine – H2030

- L'ère numérique → **IA embarquée**
 - développement des systèmes connectés et des capacités de l'intelligence artificielle (IA)
 - Utilisation de ces nouvelles capacités
- systèmes intelligents hautement sophistiqués basés sur le matériel et les logiciels qui garantissent un traitement, un stockage et un transfert de données efficaces, sûrs, sécurisés et durables

Défis Importants / Emergents

- nécessité d'intégrer une intelligence localisée au niveau de l'objet (nœud sensible)
- nécessité d'adapter la communication avec le cœur du système à l'application.
- Réduire la consommation d'énergie
 - La vision pour 2030 est d'atteindre l'objectif politique actuel de l'UE de 30% d'économies en utilisant des solutions innovantes basées sur les composants électroniques et les systèmes.
 - Pour rendre réalisable les systèmes complexes

Défis Importants / Emergents

- nécessité de développer des modèles de haut-niveau de ces nœuds sensibles
 - compatibles avec les techniques de simulation/modélisation de systèmes développées dans l'axe « Méthodes et outils »
 - précision du modèle suffisante en tenant compte des principaux paramètres influant sur le système, tout en permettant une simulation système à grande échelle

Verrous et Objectifs Scientifiques

- Élément sensible
 - S'adapter à l'application et à son environnement
 - Réduire la consommation
 - Packaging
 - Electronique localisée pour optimiser les performances
- Communication
 - gestion intelligente et flexible des phases d'activité/d'inactivité de la transmission RF → réduction drastique de la consommation autour de 70%
 - Extraire l'information pertinente localement (Analog to Information...) par le développement d'algorithmes spécifiques, adaptés à l'application : numérisation et transmission d'un faible nombre d'échantillons.

Verrous et Objectifs Scientifiques

- communications compatibles avec la sécurité des données ...
 - lien avec les techniques développées dans l'axe « sécurité et intégrité des systèmes »
- nécessité de développer des modèles de haut-niveau des nœuds sensibles
 - compatibles avec les techniques de simulation/modélisation de systèmes développées dans l'axe « Méthodes et outils »

Axe Sécurité et intégrité des systèmes

Responsables:

- Lilian Bossuet, Laboratoire Hubert Curien, Université Jean Monnet
- Emmanuel Boutillon, Lab-Sticc, Université de Bretagne Sud



Evolution du Domaine – H2030

- L'environnement des systèmes sur puce, support des technologies du numérique, évoluant vers plus de **complexité**, d'**hétérogénéité**, de **connectivité** et de **mobilité**, leurs **vulnérabilités** augmentent de façon significative.
- Il découle de ce constat un besoin fort en termes de sécurité et d'intégrité pour garantir le fonctionnement des systèmes matériels en présence d'éléments de perturbations de tous types :
 - défauts de conception,
 - fiabilité des technologies micro-électroniques/photoniqes aux limites de la physique mises en œuvre dans les systèmes,
 - fautes naturelles,
 - fautes intensionnelles (attaques physiques),
 - variations des caractéristiques physiques dans le temps et en fonction de l'évolution de l'environnement,
 - éléments malveillants internes/externes ...


Evolution du Domaine – H2030

- Cybersécurité des systèmes embarqués et des objets connectés
 - Des cibles complexes / des chemins d'attaques complexes
 - Assurer la confiance de la conception à l'utilisation en milieu ouvert / hostile
 - Proposer des architectures de processeurs/SoC sécurisées par conception
- Test, fiabilité et sécurité des nouvelles technologies et nouveaux paradigmes de traitement
 - Mémoire, connexion, intégration ...
 - Calcul probabiliste, in memory computing ...
- De l'IA, de l'IA et encore un peu d'IA ...

Défis Importants / Emergents (1/3)

Machine/deep learning sureté, sécurité et test ...


- Exploitation, compréhension et spécialisation des outils de l'apprentissage automatique
 - Attaques par canaux cachés : vers des attaques non profilées et l'utilisation de réseaux non supervisés
 - Détection d'anomalies : modèles de comportement des systèmes
 - Compréhension des résultats obtenues : retour vers le concepteur
- Fiabilité et sécurité des implémentations matérielles et/ou logicielles de machine et deep learning ...



Défis Importants / Emergents (2/3)

Architecture de systèmes sécurisées par conception




- Retour sur des décennies d'optimisation des performances
 - Mémoires cache partagées, exécution spéculative, out-of-order, architecture superscalaire, ...
 - Travaux exploratoires à partir de l'architecture ouverte RISC-V, généralisation ...
- Sécurité des SoC complexes et hétérogènes
 - Attaques physiques internes (canaux auxiliaires et injection de fautes à distance (clock skew, rawhammer, FPGA hammer ...))
 - Nouveaux canaux cachés de communication (DVFS, mémoires caches ...)



Défis Importants / Emergents (3/3)

Sureté/Sécurité et nouvelles technologies

- Le changement des paradigmes de test et de tolérance aux fautes
 - Adaptation à des technologies à hauts taux de défaillance
 - Introduction d'un caractère probabiliste dans les résultats
- Exploiter les nouvelles technologies pour la sécurité
 - In-memory-computing pour la réduction des fuites d'information
 - Maîtrise de nouvelles sources d'entropie (TRNG et PUF) qui nécessitent de nouveaux modèles stochastiques et tests embarqués



Verrous et Objectifs Scientifiques (1/3)

Implémentations cryptographiques sécurisées

- Besoins de contremesures conjointes SCA/FI
 - Proposer de nouvelles contremesures au niveau microarchitectural
 - Associer des protections contre les attaques par canaux cachés et par injection de fautes
 - Développement de contremesures aux attaques exploitant les techniques de Machine/Deep learning
- Implémentations de nouveaux schémas cryptographiques
 - Homomorphe
 - Postquantique
 - Implémentations lightweight sécurisées
- Identification de chemins d'attaques complexes dans les SoC
 - Association des attaques physiques et logicielles

Verrous et Objectifs Scientifiques (2/3)

Maîtrise de nouveaux moyens d'injection et protection

- Injection laser multi-spots
 - Analyse de la photo-émission
- Rayon-X
 - Modélisations et contremesures physiques
 - Compréhension des mécanismes physiques sous-jacents
 - Blindage, protection de la face arrière ...
 - Le développement de systèmes homéostatiques
 - Propriétés de résilience et garantie des hauts niveaux de sureté et de sécurité pendant et après des perturbations




Des plateformes à partager ...



Verrous et Objectifs Scientifiques (3/3)

CAO, sûreté et sécurité

- Mise au point des outils de vérification holistique formelle de la sécurité et de la fiabilité, ajout de protection automatique
 - Evaluation de la vulnérabilité des systèmes cibles à différents niveaux : logiciel haut niveau, assembleur, matériel RTL ...
 - HLS, sécurité et implémentations cryptographiques
- Prise en compte de la sécurité des outils de CAO



SOC² System On Chip Systèmes embarqués et Objets Connectés

Axe Objets Connectés

Responsables


- Olivier Romain, Université de Cergy Pointoise, ETIS
- Daniel Chillet, Université de Rennes 1, Inria/Irisa

Animateurs

- Smail Niar, Université Polytechnique Hauts de France / LAMIH
- Ahcène Bounceur, Université de Bretagne Occidentale / LabStic


Présentation de l'Axe

- L'axe OC adresse les thématiques:
 - interactions environnement
 - interface capteur/actionneur
 - captation information
 - capteurs spécifiques
 - traitement au sein du capteur
 - architectures spécifiques
 - distribution calculs
 - edge computing
 - inter-connexion
 - réseaux de capteurs
 - protocoles radio
 - architectures matérielles
 - performances
 - consommation
 - recupération/gestion énergie



Présentation de l'Axe


- L'axe OC adresse les domaines
 - santé
 - transport
 - domotique
 - usine du futur
 - agri/aqua culture
 - ...




- L'axe a également adressé l'enseignement des IoT dans le supérieur

Evolution du Domaine - H2030

- Des dizaines de milliards d'OC à horizon proche



- Enjeux financiers en croissante exp
 - sous-tendu par les applications



Evolution du Domaine – H2030

- Des dizaines de milliards d'OC à horizon proche
- Vers le tout Smart
 - les objets deviennent smart
 - smart capteurs
 - les applications deviennent smart
 - smart city, smart building, smart agri, etc
 - smart system
 - IA4IoT ou IoT4IA ?

GDR SOC² – System On Chip, Systèmes embarqués et Objets Connectés 37 <http://www.gdr-soc.cnrs.fr>

Evolution du Domaine – H2030

- IoT pour faire quoi ?
 - accompagner les green-deals
 - soutenir / soutenir la conversion numérique, éco-citoyenne
 - soutenir le développement des applications dans (presque) tous les domaines

GDR SOC² – System On Chip, Systèmes embarqués et Objets Connectés 38 <http://www.gdr-soc.cnrs.fr>

Evolution du Domaine – H2030

- Enjeu national, européen, international
- Livre Blanc 2019, Design et IoT Peut-on designer l'invisible ? Sandrine Macé et Violette Bouveret
- Livre blanc ARCEP, 2017
 - Assurer une connectivité multiple, mobile, fiable et à coût réduit
 - Veiller à la disponibilité des ressources rares
 - Garder un jeu ouvert à tous
 - Contribuer à bâtir la confiance
 - Accompagner les acteurs, inventer l'écosystème
- IoT-EPI is a European Initiative for IoT platform development
 - très nombreux calls, axés sur les domaines applicatifs
 - Nombreux projets IoT

GDR SOC² – System On Chip, Systèmes embarqués et Objets Connectés 39 <http://www.gdr-soc.cnrs.fr>

Défis Importants / Emergents

- Poursuite du déploiement massif des OC
 - production massive de données
 - traitements, classifications, décisions
 - géo-localisation, organisation, auto-organisation
 - cycle de vie, vieillissement, réutilisation, déchets ?
- Distribution/répartition des calculs/traitements
 - puissance de calcul pour supporter le "smart"
 - compromis calculs / transferts de données
- Consommation énergétique
 - réduction
 - récupération
 - gestion

GDR SOC² – System On Chip, Systèmes embarqués et Objets Connectés 40 <http://www.gdr-soc.cnrs.fr>

Défis Importants / Emergents

- Sécurité des données, cyber-sécurité
 - protection, détection attaques
 - (2017, 465 000 pacemakers rappelés pour maj liée à une faille de sécurité)
- Convergence des services
 - IoT pour quels services / quels domaines applicatifs ?
 - les mêmes services sur "tous" les OC
 - (le véhicule sera l'extension du salon)
- IA for IoT vs IoT for IA ?
 - IA nécessaire pour l'analyse des données produites par les OC
 - les OC nécessaires pour produire des données utiles à l'IA
- Acceptabilité / appropriation des OC
 - défis à coloration plus sociétal
 - aspects juridiques, éthiques, responsabilités

GDR SOC² – System On Chip, Systèmes embarqués et Objets Connectés 41 <http://www.gdr-soc.cnrs.fr>

Verrous et Objectifs Scientifiques

- Adaptation à l'environnement
 - Interaction avec l'environnement
 - hostile (milieu agressif)
 - vivant (inocuité)
- Architectures matérielles
 - adaptables / reconfigurables
 - performantes et low power, notamment pour embarquer de l'IA
 - tolérantes aux fautes, sécurisées
- Lab in chip → Lab in IoT
- Inter-opérabilité des réseaux/des Objets
 - 5G, LoRa, Sigfox
- Maîtrise du flot de données produit
 - IA

GDR SOC² – System On Chip, Systèmes embarqués et Objets Connectés 42 <http://www.gdr-soc.cnrs.fr>

Verrous et Objectifs Scientifiques

- IoT needs ?

HIERARCHY of IoT THING NEEDS

SMART NEEDS: Analysis, Logic, Learned & Predictive Behavior

DATA NEEDS: Transactions, Logic, Diagnostics

CONNECTIVITY NEEDS: Interface, Communication, Networking

SECURITY NEEDS: Secure Chip/Element, Encoding, Encryption, Authentication

PHYSICAL NEEDS: Power, Connectivity, Climate, Value

SELF ACTUALIZATION

SELF EXPRESSION

SELF EXISTENCE

- Enseignement du domaine
 - très large spectre de compétences/connaissances
 - Capteur → Architecture → Réseaux → Algo distrib → Big Data → Cloud → Serveur

CNRS GDR SOC² - System On Chip, Systèmes embarqués et Objets Connectés 43 <http://www.gdr-soc.cnrs.fr>

Industriel / Institut

- Philippe Cousin
 - EGM (Easy Global Market)
 - Recherche et développement orientés
 - box, cartes prototypes
 - nombreux développements IoT, couvrant de nombreux domaines applicatifs
 - agro, aqua, énergie, industrie, city, etc
- Féthi Ben Ouedzou
 - Védécom
 - Recherche et développement orientés
 - Véhicule électrique, autonome
 - 5G pour la mobilité
 - Systèmes transports électriques et connectés
 - etc

CNRS GDR SOC² - System On Chip, Systèmes embarqués et Objets Connectés 44 <http://www.gdr-soc.cnrs.fr>

SOC² System On Chip
Systèmes embarqués
et Objets Connectés

Axe Technologies du futur

Responsables:

- Jean-Michel Portal, Aix-Marseille Université – IM2NP
- Jacques-Olivier Klein, Université Paris Saclay – C2N

CNRS GDR SOC² - System On Chip, Systèmes embarqués et Objets Connectés 43 <http://www.gdr-soc.cnrs.fr>

Axe technologies du futur

- Définition
 - « Technologie » : Agencement de matériaux et d'étapes de conception pour les dispositifs utilisés comme briques de base des SoCs.
 - « Briques de base » : permet de réaliser des fonctions de calcul (nanofils, nanotubes, etc.), de mémorisation (MRAM, ReRAM, etc.) ou de communications (nanophotonique, terahertz, optique visible, etc.).

CNRS GDR SOC² - System On Chip, Systèmes embarqués et Objets Connectés 46 <http://www.gdr-soc.cnrs.fr>

Description de l'axe

- Déploiement
 - Outils et méthodes de conception
- Performances
 - Puissance de calcul, efficacité énergétiques, intégration et robustesse (fiabilité et sécurité) des SoC
- Paradigmes de calcul
 - Tirer profit des bonnes propriétés des technologies → paradigmes en rupture: convergences calcul/mémoire, calcul/communication et mémoire/communication
- Applications
 - objets connectés et intégration des SoC en technologies non-conventionnels ou hybrides CMOS+

CNRS GDR SOC² - System On Chip, Systèmes embarqués et Objets Connectés 47 <http://www.gdr-soc.cnrs.fr>

Evolution du Domaine – H2030

- Evolution des télécommunications optiques
 - Post-5G
 - Interface Optique/électronique
 - Communications optiques (THz) en espace libre
- Hétérogénéité des technologies pour les objets nomades
 - Evaluation des bases CMOS vers des systèmes augmentés (capteur, optique, fluide, etc...)
 - Augmentation des capacités des objets nomades (high-end MCU) avec des technologies hétérogènes
 - IA on the edge
- Calcul haute performance
 - Traitement de données massivement parallèles (accélérateur vs architecture Von-Neumann)
 - Quantique et interface quantique / électronique

CNRS GDR SOC² - System On Chip, Systèmes embarqués et Objets Connectés 48 <http://www.gdr-soc.cnrs.fr>

Défis Importants / Emergents

- Technologies MOS augmentées (hybridation)
 - Problématique de la co-simulation CMOS+, du process au système (pertinence des extrapolations)
 - Simulation multi-physique (fluidique, optique, etc.)
 - Méthodes de conceptions
- Performances vs efficacité énergétique (high-end MCU / High Perf. Computing) – toujours plus d'actualité
 - Memory wall / Energy wall et adaptation au traitement de données massivement parallèles (ML, IA, etc.)
 - Communication optique THz en champs libre et interface MOS
 - Interface Quantique
- Electronique durable (sustainable)
 - Robustesse et fiabilité de système hétérogène (degrés de maturité technologique)
 - Traitement global du composant au système durant le cycle de vie

Verrous et Objectifs Scientifiques

- 3D monolithique vs chip stack avancés (interposer) pour technologies hybride
 - Outil de conception, de simulation au niveau circuit (multi-physique)
 - Extrapolation fine au niveau système et applicatif (early accurate benchmark) pour cibler les développements technologiques
- Vers des systèmes centrés data (memory centric vs Von-Neumann)
 - Adaptation logiciel vs matériel pour l'IMC ou NMC et prise en compte des spécificités technologiques (NVM prototypes, 3D)
 - Fusion de technologies (IMC + ANN + stochastic)
 - Gestions des communications (e.g. optique intra-puce)
- IA on the edge
 - Adaptation des modèles ANN à un contexte de ressources réduites (Memory footprint), adaptabilité (configurabilité) sur des technologies hybrides
 - Fiabilité de technologies hétérogènes (device -> système)
 - MCU / MCU + accélérateurs / IMC => Neuro-inspirés



Axe Méthodologies et outils de conception, simulation, évaluation et vérification des systèmes et systèmes de systèmes

Responsables:

- Kevin Martin, Lab-STICC
- Mickaël Dardaillon, IETR
- Maxime Pelcat, IETR

Axe Méthodes et Outils (M&O)

- Les outils de conception des SoCs évoluent au gré des systèmes conçus, mais avec une dynamique plus lente. Elles dépendent donc:
 - de l'évolution des **applications principales** et donc de leurs marchés
 - des **architectures matérielles dominantes** et donc de leurs marchés
 - des **habitudes et compétences des concepteurs et développeurs**
- Les **méthodes de conception** dépendent à leur tour de leur **intégration à ces outils**
 - outils majoritairement **industriels et propriétaires**
 - outils liés à des **technologies** elles aussi propriétaires et en **évolution rapide**

Axe M&O: (R)Evolution 2010-2020

- Evolution des applications
 - Evolution vers les "**Big Data**"
 - le problème devient moins la collecte des données que leur structuration, stockage et traitement
 - Révolution de l'**IA**, sous différentes formes
 - Les ressources de calcul limitées sont le verrou principal de nombreuses applications
 - Evolution vers l'**IoT** et les **CPS**
 - Traitement de flux de données de capteurs et d'actionneurs
 - Réseaux basse consommation
 - Explosion de l'utilisation de **vidéos**, OTT, visios
 - **Nouveaux services** e-santé, e-commerce

Axe M&O: (R)Evolution 2010-2020

- Evolutions des architectures
 - Généralisation des **FPGAs** embarqués et dans le cloud
 - **GPUs** pour l'IA, **Accélérateurs ASIC** pour l'IA
 - Apparition et adoption progressive du **RISC-V**
 - **Systèmes hétérogènes** complexes
 - Circuits intégrés à **signaux mixtes**

Axe M&O: (R)Evolution 2010-2020

- Evolution des méthodes
 - Standardisation et unification des APIs numériques
 - Utilisation croissante de la **High-Level Synthesis (HLS)** pour FPGA
 - Ouvrir le matériel reconfigurable aux développeurs logiciels
 - **Virtualisation** des architectures matérielles, et logicielles bas niveau
 - **LLVM**, APIs du Khronos Group telles **OpenMP**, **OpenCL**
 - Outils spécialisés à un domaine
 - **Outils multicibles pour l'IA** (Tensorflow, Pytorch, etc.)
 - gestion de flux de données massives et de calculs avec parallélisme de données prenant en compte l'architecture

Evolution du Domaine – H2030

- **Thématiques existantes fortes** qu'il convient de **maintenir** ou de **renforcer**
 - M&O de conception spécifiques à l'**apprentissage profond**
 - M&O de conceptions pour le **calcul basse énergie**
 - M&O de conception pour le **temps réel**
 - M&O de conception pour les **signaux analogiques et mixtes**
 - M&O de conception pour le **test et la vérification des systèmes numériques**
 - M&O de **simulation de système complet** (HW in the loop, émulation, simulation, etc.)
 - Compilation pour **systèmes adaptatifs et parallèles** (en lien avec l'architecture logicielle, cf. GDR GPL)
 - M&O pour le **calcul hétérogène**
 - Gains de 10x à 1000x en spécialisant le calcul à la tâche considérée

Evolution du Domaine – H2030

- Le domaine va évoluer concomitamment avec les architectures
- Thématiques en émergence et à soutenir
 - M&O pour les **nouvelles formes de systèmes d'IA embarquée**
 - M&O pour le **matériel open source**
 - M&O de conception pour la **cybersécurité**
 - M&O de **calcul approximé**
 - M&O pour le **"Near-memory computing"** ou **"In-memory computing"**

Evolution du Domaine – H2030

- Thématiques "en perte de vitesse" au niveau recherche
 - **Application des méthodes de RO** (Recherche Opérationnelle) "traditionnelles" pour la résolution de problèmes électroniques
 - prédominance de l'IA/ML pour tout résoudre

Défis Importants / Emergents


- **Optimisation de l'énergie** : [the next big leap](#)
 - There are no tools or flows today that allow you to analyze, implement, and optimize a design for energy consumption, and getting to that point will require a paradigm shift within the semiconductor industry.
- Exploration architecturale incluant les **mémoires**
 - toujours plus de bande passante, avec moins de surface, de consommation, et de coût
 - exploration de l'organisation et interaction calcul/mémoire
 - intégration "seamless" des nouvelles technologies
- Préparer le **Post-CMOS**
 - M&O pour les nouvelles technologies quantiques, analogiques, etc.

Défis Importants / Emergents

- Défi de l'**évolution rapide du contexte**
 - Le **"ticket d'entrée"** est **énorme**: il faut investir beaucoup d'efforts sur des technologies en constante évolution
 - Le modèle ouvert n'existe (*presque*) pas (*encore*) pour le matériel
 - comment permettre la recherche publique à la pointe des futurs outils de design?
 - comment suivre, voire anticiper les évolutions des applications, technologies et outils?
- **Open source HW**
 - *open-source is not "free lunch"*
 - forever-open copyleft license != permissive open source
 - intégrer un code externe introduit nécessairement un risque
 - factorisation des efforts
 - amélioration de la sécurité, fiabilité, disponibilité des outils

Evolution du Domaine – H2030

- Mise à l'échelle apparemment sans limites..
- Du calcul, de la mémoire
 - GPT-3: Transformer "omni"
 - entraîné sur Alexandrie 2.0: Internet



Défis Importants / Emergents

- IA embarquée
 - plus de calcul
 - plus de mémoire
 - moins (vraiment) de consommation
- IA pour l'embarqué
 - IA pour la CAO HW: prédiction de performance, DSE
 - et pour le SW: compilation, runtimes..
 - mais aussi outils (simulateurs)
- IA contre l'embarqué
 - Sécurité, nouvelles attaques
 - Test, fiabilité

Verrous et Objectifs Scientifiques

thématiques en émergence et à soutenir


- rapprochement ou intégration capteurs-IA (Edge AI)
- Apprentissage embarqué continu, incrémental, et par renforcement
- IA embarquée explicable
- IA embarquée certifiable
- Apprentissage collaboratif
- Calcul approximé pour l'IA
- Circuits neuro-inspirés
- Nouveaux formats de données pour l'IA
- calcul en mémoire pour l'IA
- IA et sécurité: attaques par et contre les IA embarquées
- IA embarquée respectueuse de la confidentialité des données
- Utilisation de nouvelles technologies de mémoire pour l'IA

thématiques existantes fortes qu'il convient de maintenir ou de renforcer

- Optimisation énergétique de l'IA
- Accélération matérielle de l'apprentissage profond
- Automatisation de la conception conjointe matérielle/logicielle des systèmes d'IA

Zoom sur un verrou: énergie


- Des gains x10 ... x100 en efficacité



- Au-delà du CMOS (et du digital)
 - Neuromorphique, w et w/o emerging technologies

Zoom sur un verrou: énergie


- Au-delà du "Deep learning"
 - nouveaux modèles (EBM: Energy Based Models)
 - apprentissage et inférence "similaires"
 - distribué (local update rule)
- Analogique, technos. émergentes, quantique...



$$\frac{ds}{dt} = -\frac{\partial F}{\partial s}$$

$$F = E(s) + \beta C(y, \bar{y})$$

Cost function



s → neuron state
p → neuron rate = neuron output

Learning rule:
$$\frac{dw_{ij}}{dt} = \dot{\rho}(s_i)\rho(s_j) + \dot{\rho}(s_j)\rho(s_i)$$

Visibilité & collaboration

- Réponse à une consultation
 - ... au titre du GDR
 - Plan de relance, volet IA embarquée
- Séminaire "IA embarquée" INS2I
 - Présentations: <https://csi-ins2i.cnrs.fr>
 - Recommandations à venir ..
 - "Casser les silos", inter-GDR
- Animation orientée webinaires
 - Prochain séminaire le 30/11
 - Neuromorphique, NVMs & N2D2 framework

CEDRIC - Centre d'études et de recherche en informatique du CNAM

Référent : Samuel Garcia (samuel.garcia@cnam.fr)

Adresse : 2 rue Conté, Paris

Site : cedric.cnam.fr

CITI - Centre of Innovation in Telecommunication and Integration of service

Référent : Guillaume Villemaud (guillaume.villemaud@insa-lyon.fr)

Adresse : 6 avenue des arts, Villeurbanne

Site : www.citi-lab.fr

CRISTAL - Centre de Recherche en Informatique, Signal et Automatique de Lille

Référent : Julien Forget (julien.forget@polytech-lille.fr)

Adresse : avenue Carl Gauss, Villeneuve D'Ascq

Site : www.cristal.univ-lille.fr

EpOC

Référent : Gilles Jacquemod (Gilles.Jacquemod@polytech.unice.fr)

Adresse : 930 route des Colles, Biot

Site : epoc.unice.fr

ESTIA Recherche - Equipe de Recherche de l'ESTIA

Référent : Guillaume Terrasson (g.terrasson@estia.fr)

Adresse : 92 allée Théodore Monod, Bidard

Site : www.estia.fr/recherche/organisation-de-lequipe-de-recherche.html

ESYCOM - Électronique, SYstèmes de Communication & Microsystèmes

Référent : Geneviève Baudoin (genevieve.baudoin@esiee.fr)

Adresse : 5 boulevard Descartes, Champs sur marne

Site : esycom.u-pem.fr

ETIS - Equipes du Traitement des Informations et Systèmes

Référent : Olivier Romain (olivier.romain@ensea.fr)

Adresse : 6 avenue du Ponceau, Cergy-Pontoise

Site : www-etis.ensea.fr

FEMTO-ST - Franche-Comté Electronique, Mécanique, Thermique et Optique - Sciences et Technologies

Référent : Philippe Canalda (philippe.canalda@femto-st.fr)

Adresse : 1, Cours Louis Leprince-Ringuet, Montbéliard

Site : www.femto-st.fr

GeePs - Génie électrique et électronique de Paris

Référent : Pietro Maris (Pietro.Marisferreira@centralesupelec.fr)

Adresse : 11, rue Joliot Curie, Gif sur Yvette

Site : www.lgep.supelec.fr

GIPSA-LAB - Grenoble Images Parole Signal Automatique Laboratoire

Référent : Dominique Houzet (dominique.houzet@gipsa-lab.grenoble-inp.fr)

Adresse : 11 rue des Mathématiques, Saint Martin d'Hères

Site : www.gipsa-lab.grenoble-inp.fr

I3S - Laboratoire d'Informatique, Signaux et Systèmes de Sophia Antipolis

Référent : Sid Touati (Sid.Touati@unice.fr)

Adresse : 2000 Route des Lucioles , Sophia-Antipolis

Site : www.i3s.unice.fr

ICube - Laboratoire des sciences de l'Ingénieur de l'Informatique et de l'Imagerie

Référent : Luc Hébrard (luc.hebrard@unistra.fr)

Adresse : 300 bd Sébastien Brant, Illkirch

Site : icube.unistra.fr

IEMN - Institut d'Électronique, de Microélectronique et de Nanotechnologies

Référent : Antoine Frappé (antoine.frappe@isen.fr)

Adresse : avenue Poincaré, Villeneuve d'Ascq

Site : www.iemn.fr

IETR - Institut d'Electronique et de Télécommunications de Rennes

Référent : Sébastien Pillement (Sebastien.Pillement@univ-nantes.fr)

Adresse : 263 av. Général Leclerc, Rennes

Site : www.ietr.fr

IJL - Institut Jean Lamour

Référent : Hassan Rabah (hassan.rabah@univ-lorraine.fr)

Adresse : rue du jardin botanique, Vandoeuvre les Nancy

Site : ijl.univ-lorraine.fr

IM2NP - Institut Matériaux Microélectronique Nanosciences De Provence

Référent : Hervé Barthélemy (herve.barthelemy@im2np.fr)

Adresse : Avenue Escadrille Normandie Niemen, Marseille

Site : www.im2np.fr

IMEP-LAHC

Référent : Mireille Mouis (mouis@minatec.inpg.fr)

Adresse : 3 Parvis Louis Néel – CS 50257, Grenoble

Site : imep-lahc.grenoble-inp.fr

IMS - Institut des Matériaux aux Systèmes

Référent : Cristell Maneux (Cristell.Maneux@ims-bordeaux.fr)

Adresse : 351 Cours de la libération, Talence

Site : www.ims-bordeaux.fr

INL - Institut des Nanotechnologies de Lyon
Réfèrent : Ian O'Connor (ian.oconnor@ec-lyon.fr)
Adresse : 36 avenue Guy de Collongue, Ecully
Site : inl.cnrs.fr

Institut Pascal - Institut Pascal
Réfèrent : François Berry (francois.berry@univ-bpclermont.fr)
Adresse : 4 Impasse Blaise Pascal, Aubière
Site : ip.univ-bpclermont.fr

IRCICA - Institut de recherche sur les composants logiciels et matériels pour l'information et la communication avancée de Lille
Réfèrent : Nathalie Rolland (nathalie.rolland@iemn.univ-lille1.fr)
Adresse : 50 Avenue du Halley, Villeneuve-d'Ascq
Site : www.ircica.univ-lille1.fr

IRISA - Institut de recherche en informatique et systèmes aléatoires
Réfèrent : Olivier Sentieys (olivier.sentieys@irisa.fr)
Adresse : 6 rue de Kerampont, Lannion
Site : team.inria.fr/cairn/

IRIT - Institut de Recherche en Informatique de Toulouse
Réfèrent : Christin Rochange (christine.rochange@irit.fr)
Adresse : 118 Route de Narbonne, Toulouse
Site : www.irit.fr

LAAS - Laboratoire d'analyse et d'architecture des systèmes
Réfèrent : Daniel Dragomirescu (daniela@laas.fr)
Adresse : 7 avenue du Colonel Roche, Toulouse
Site : www.laas.fr

Lab-STICC - Laboratoire des Sciences et Techniques de l'Information, de la Communication et de la Connaissance

Référent : Guy Gogniat (guy.gogniat@univ-ubs.fr)

Adresse : Rue de Saint-Maudé, Lorient

Site : www.labsticc.fr

LAHC - Laboratoire Hubert Curien

Référent : Lilian Bossuet (lilian.bossuet@univ-st-etienne.fr)

Adresse : 18 Rue du Professeur Benoît Lauras, Saint Etienne

Site : laboratoirehubertcurien.fr

LAMIH - Laboratoire d'Automatique, de Mécanique et d'informatique Industrielles et Humaines

Référent : Smail Niar (smail.niar@univ-valenciennes.fr)

Adresse : Val Mont Houy, Famars

Site : www.univ-valenciennes.fr/LAMIH

LCIS - Laboratoire de Conception et d'Intégration des Systèmes

Référent : Vincent Berouille (vincent.berouille@grenoble-inp.fr)

Adresse : 50 rue Barthélémy de Laffemas, Valence

Site : lcis.grenoble-inp.fr/le-laboratoire/

LCOMS - Laboratoire de Conception, Optimisation et Modélisation des Systèmes

Référent : Camel Tanougast (camel.tanougast@univ-lorraine.fr)

Adresse : 7 rue Marconi, Metz

Site : lcoms.univ-lorraine.fr

LE2i - Laboratoire d'Electronique, Informatique et Image

Référent : Dominique Ginhac (dom@le2i.cnrs.fr)

Adresse : allée Alain Savary, Dijon

Site : le2i.cnrs.fr

LEAD - Laboratoire d'Etude de l'Apprentissage et du Développement

Référent : Michel Paindavoine (paindav@u-bourgogne.fr)

Adresse : 11 Esplanade Erasme, Dijon

Site : leadserv.u-bourgogne.fr

LEAT - Laboratoire d'Electronique, Antennes et Télécommunications

Référent : Cécile Belleudy (Cecile.BELLEUDY@unice.fr)

Adresse : 930 route des Colles, Biot

Site : leat.unice.fr

LGIPM - Laboratoire de Génie Industriel, de Production et de Maintenance

Référent : Fabrice Monteiro (fabrice.monteiro@univ-lorraine.fr)

Adresse : Ile du Saulcy, Metz

Site : lgipm.univ-lorraine.fr

LIGM - Laboratoire d'Informatique Gaspard-Monge

Référent : Laurent George (laurent.george@esiee.fr)

Adresse : 5 boulevard Descartes, Champs sur marne

Site : ligm.u-pem.fr

LIP6 - Laboratoire d'Informatique de Paris 6

Référent : Marie Minerve Louerat (Marie-Minerve.Louerat@lip6.fr)

Adresse : 4 place Jussieu, Paris

Site : www.lip6.fr

LIRIS - Laboratoire d'InfoRmatique en Image et Systèmes d'information

Référent : Mohand-Saïd Hacid (mohand-said.hacid@univ-lyon1.fr)

Adresse : 43 bd du 11 novembre 1918, Villeurbanne

Site : liris.cnrs.fr

LIRMM - Laboratoire d'Informatique, de Robotique et de Microélectronique de Montpellier

Référent : Patrick Girard (girard@lirmm.fr)

Adresse : 161, rue Ada, Montpellier

Site : www.lirmm.fr

LISITE - Laboratoire d'Informatique, Signal, Image, Télécommunication et Électronique

Référent : Amara Amara (amara.amara@isep.fr)

Adresse : 10 rue de Vanves, Issy-les-Moulineaux

Site : lisite.isep.fr

LORIA - Laboratoire Lorrain de Recherche en Informatique et ses Applications

Référent : Ye-Qiong Song (ye-qiong.song@loria.fr)

Adresse : 615 rue du Jardin Botanique, Villers-lès-Nancy

Site : www.loria.fr

LS2N - Laboratoire des Sciences du Numérique de Nantes

Référent : Sébastien Faucou (sebastien.faucou@univ-nantes.fr)

Adresse : 2 chemin de la Houssinière, Nantes

Site : ls2n.fr

LTCI - Laboratoire Traitement et Communication de l'Information

Référent : Patricia Desgreys (patricia.desgreys@telecom-paristech.fr)

Adresse : 46 rue Barrault, Paris

Site : www.ltci.telecom-paristech.fr

SATIE - Systèmes et Applications des Technologies de l'Information et de l'Energie

Référent : Stéphane Serfaty (stephane.serfaty@u-cergy.fr)

Adresse : 61 avenue du Président Wilson, Cachan

Site :

TIMA - Techniques de l'Informatique et de la Microélectronique pour l'Architecture des systèmes intégrés

Référent : Frédéric Pétrot (Frederic.Petrot@imag.fr)

Adresse : 46 avenue Félix Viallet, Grenoble

Site : tima.imag.fr

U2IS - Unité d'Informatique et d'Ingénierie des Systèmes

Référent : Omar Hammami (Omar.Hammami@ensta-paristech.fr)

Adresse : 828 Boulevard des Maréchaux, Palaiseau

Site : u2is.ensta-paristech.fr

Verimag

Référent : Claire Maiza (claire.maiza@univ-grenoble-alpes.fr)

Adresse : 700 avenue Centrale, St Martin d'Hères

Site : www-verimag.imag.fr

XLIM

Référent : Christelle Aupetit-Berthelemot (christelle.aupetit-berthelemot@xlim.fr)

Adresse : 123 avenu Albert Thomas, Limoges

Site : www.xlim.fr

b. Laboratoires adhérents depuis le renouvellement en 2018

Centre Microélectronique de Provence

Adresse : 880 avenue de Mimet, Gardanne

Site : www.mines-stetienne.fr/recherche

CRESTIC - Centre de Recherche en Sciences et Technologies de l'Information et de la Communication

Adresse : Moulin de la Housse, Reims

Site : crestic.univ-reims.fr

CRISMAT - Laboratoire de Cristallographie et Sciences des Matériaux

Adresse : 6 Boulevard du Maréchal Juin, Caen

Site : crismat.cnrs.fr/

DevAH - Développement, Adaptation et Handicap

Adresse : 9 Avenue de la Forêt de Haye, Vandoeuvre lès Nancy

Site : www.univ-lorraine.fr

ESIEA Numérique et Société

Adresse : 9 rue Vésale, Paris

Site : <https://www.esiea.fr/recherche/>

ESME Research Lab

Adresse : 38 rue Molière, Ivry-sur-Seine

Site : www.esme.fr

I2M - Institut des Mathématiques de Marseille

Adresse : 39 rue Frédéric Joliot-Curie, Marseille

Site : www.i2m.univ-amu.fr/en/home/

IBISC - Informatique, BioInformatique, Systèmes Complexes

Adresse : 23 Boulevard de France, Evry

Site : www.ibisc.univ-evry.fr/

ISAE-Supaéro

Adresse : 10 avenue Édouard Belin, Toulouse

Site : www.isae-superaero.fr

ISIR - Institut des Systèmes Intelligents et de Robotique

Adresse : 4 place Jussieu, Paris

Site : www.isir.upmc.fr/

ISL - Institut franco-allemand de recherches de Saint-Louis

Adresse : 5 rue du Général Cassagnou, Saint-Louis

Site : www.isl.eu/

L@bISEN

Adresse : 20 rue Cuirassé Bretagne, Brest

Site : isen-brest.fr/labisen/

L2S - Laboratoire des Signaux et Systèmes

Adresse : 3 rue Joliot Curie, Gif-sur-Yvette

Site : l2s.centralesupelec.fr/en/

LIAS - Laboratoire d'Informatique et d'Automatique pour les Systèmes

Adresse : 1 avenue Clément Ader, Chasseneuil-du-Poitou

Site : www.lias-lab.fr

LIP - Laboratoire de l'Informatique du Parallélisme

Adresse : 46 allée d'Italie, Lyon

Site : www.ens-lyon.fr/LIP/

LIS - Laboratoire d'Informatique et Systèmes

Adresse : 52 avenue Escadrille Normandie Niemen, Marseille

Site : www.lis-lab.fr

LPC – Laboratoire de Physique de Clermont

Adresse : 4 avenue Blaise Pascal, Aubière

Site : clrwww.in2p3.fr

LSPE – Laboratoire Sciences Pour l'Environnement

Adresse : Avenue du 9 septembre, Corte

Site : spe.universita.corsica

Quartz

Adresse : 6 avenue du Ponceau, Cergy-Pontoise

Site : www.ensea.fr/fr/quartz-51

c. Organismes adhérents

ANSSI - Agence nationale de la sécurité des systèmes d'information

Adresse : 51 boulevard de La Tour-Maubourg, Paris (7e)

Site : www.ssi.gouv.fr

CEA - Commissariat à l'énergie atomique et aux énergies alternatives

Adresse : 17 avenue des Martyrs, Grenoble

Site : www.cea.fr

CMP – Circuits Multi Projets

Adresse : 46 avenue Félix Viallet, Grenoble

Site : mycmp.fr

CNES – Centre National d'Études Spatiales

Adresse : 18 avenue Édouard Belin, Toulouse

Site : cnes.fr